U2733B-C

U2733B-C TEMIC | Alldatasheet

Document overview

• Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
• PDF pages: 14

Technical content

Features

/C0068Microprocessor controlled via I2C bus /C00684 addresses selectable /C0068Four reference divide factors selectable: 1024, 1120, 1152, 1536 /C0068Effectively /C0068Programmable 15-bit counter 1:2048 to 1:32767 effectively /C0068Three state phase detector with programmable charge pump /C0068Superior phase noise performance /C0068Deactivation of tuning output programmable /C00686 switching outputs (open collector) /C0068Reference frequency doubler (open collector output) /C0068Lock status indication (open collector) /C0068Fully compatible to U2753B-C /C0068SSO20 package Block Diagram Reference counter 19 20 11 12 13 14 1567 8 NREF RF NRF PLCK PD VD I2C Bus – Inte rfa c e / Con tro l REF Frequency doubler x 2 FDO NFDO Fractional N control Prog.

13 Bit counter

N/N=1

2 Bit

Prog. charge pump

4 Bit latch 7 Bit latch

SWC SWD SWE SWF SWG SWHGND VS ADR SCL SDA 12476 Figure 1. Block diagram

Figure 2. Pinning synthesizer designed for applications in DAB receivers. information is stored in a set of internal registers. doesn’t damage the quality of the received DAB signal.

Rev. A1, 21-Aug-96 3 (14) For DAB mode I this phase noise weighting function is shown in the following figure: 0,00 0,20 0,40 0,60 0,80 1,00 1,20 1,40 1,60 1,80 0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 df / Hz PNWF 12477 Figure 3. It is important to realize that this function shows zeros in all distances from the center line which are multiples of the carrier spacing. The technique of concentrating the phase noise in the positions of such zeros is protected by a patent. In this circuit the phase detector is operated at a frequency which is four times the desired frequency raster spacing (e.g., 16 kHz in case of DAB) and the well known fractional-N technique is used to synthesize the raster. As a result of this technique in the VCO’s frequency spectrum spurious occur not only in multiples of the phase detectors input comparison frequency (64 kHz) but also in multiples of the raster frequency (16 kHz). As described above for all DAB modes these spurious are placed in spectral positions where the phase noise weighting function is zero. Therefore no measures are necessary to suppress these lines. Reference Divider Four different scaling factors SFref of the reference divider can be selected by means of the bits ‘RD1’ and ‘RD2’ in the I 2C bus instruction code: 256, 280, 288, and 384. Starting from a reference oscillator frequency of 16.384 MHz/ 17.92 MHz/ 18.432 MHz/ 24.576 MHz these scaling factors provide a frequency raster of 64 kHz. By changing the division ratio of the main divider from N to N+1 in an appropriate way (fractional-N technique) this frequency raster is interpolated to deliver a frequency spacing of 16 kHz according to the DAB specification. So effectively the reference divide factors 1024, 1120, 1152 and 1536 can be selected. By setting of the I 2C bus bit ‘T’ a test signal representing the divided input signal can be monitored at the switching output SWC. Main Divider The main divider consists of a fully programmable 13-bit divider which defines a division ratio N. The applied division ratio is either N or N+1 according to the control of a special control unit. On average the scaling factors SF = N+k/ 4 can be selected where k = 0, 1, 2, 3. In this way VCO frequencies f VCO = 4 /C0032 (N+k/4) /C0032 fref/(4 /C0032 SFref) can be synthesized starting from a reference frequency fref.. If we define SFeff = 4/C0032N+k and SFref, eff = 4/C0032SFref we end up with fVCO = SFeff /C0032 fref/SFref,eff, where SFeff is defined by 15 bits. In the following this circuit is described in terms of SFeff and SFref,eff. SFeff has to be programmed via the I2C bus interface. An effective scaling factor from 2048 up to 32767 can be selected. By setting of the I 2C bus bit ‘T’ a test signal representing the divided input signal can be monitored at the switching output SWF. When the supply voltage is switched on both the reference divider and the programmable divider are kept in RESET state till a complete scaling factor is written onto the chip. Changes in the setting of the programmable divider become active when the corresponding I 2C bus transmission is completed. By an internal synchro- nization procedure is ensured that such changes don’t become active while the charge pump is sourcing or sinking current at its output pin. This behavior allows a smooth tuning of the output frequency without disturbing the controlled VCO’s frequency spectrum. Phase Comparator and Charge Pump The tri-state phase detector causes the charge pump to source or to sink current at the output pin PD depending on the phase relation of its input signals which are provided by the reference and the main divider respectively. Four different values of this current can be selected by means of the I 2C bus bits ‘I50’ and ‘I100’. By use of this option for example changes of the loop characteristics due to the variation of the VCO gain as a function of the tuning voltage can be reduced. The charge pump current can be switched off using the I 2C bus bit ‘TRI’. A change in the setting of the charge pump current becomes active when the corresponding I 2C bus transmission is completed. As described for the setting of the scaling factor of the programmable divider an internal synchronization procedure ensures that such changes don’t become active while the charge pump is sourcing or sinking current at its output pin. This behavior allows a change in the charge pump current without disturbing the controlled VCO’s frequency spectrum.

Rev. A1, 21-Aug-96 Preliminary Information 4 (14) A high gain amplifier (output pin: VD) which is implemented in order to construct a loop filter as shown in the application circuit can be switched off by means of the I 2C bus bit ‘OS’. An internal lock detector checks if the phase difference of the input signals of the phase detector is smaller than approximately 250 ns in seven subsequent comparisons. If phase lock is detected the open collector output pin PLCK is set ‘H’ (logical value!). It should be noted that the output current of this pin must be limited by external circuitry as it is not limited internally. If the I 2C bus bit ‘TRI’ is set ‘H’ the lock detector function is deactivated and the logical value of the PLCK output is undefined. Switching Outputs Six switching outputs controlled by the I2C bus bits ‘SWC’, ‘SWD’, ‘SWE’, ‘SWF’, ‘SWG’, ‘SWH’ can be used for any switching task on the front end board. The currents of these outputs are not limited internally. They have to be limited by external circuitry. Frequency Doubler An internal frequency doubler provides a signal at twice the frequency of the reference signal appearing at the input pins REF and NREF. If the I 2C bus bit ‘OFD’ = ‘H’ the current of its open collector outputs FDO and NFDO is doubled. By means of the I2C bus bit ‘OFD’ the frequency doubler function can be switched off. As shown on page 15 (Integration in TEMIC DAB Receiver Concept) the output signal of the frequency doubler can be used in order to construct the LO signal of the IF circuit (U2759B). I2C Bus Interface Via its I2C bus interface various functions can be controlled by a microprocessor. These functions are overviewed in the following sections ‘I 2C bus instruction codes’ and ‘I2C bus functions’. By means of the ADR pin four different I2C bus addresses can be selected as described in the section ‘Electrical characteristics’.

Rev. A1, 21-Aug-96 5 (14) I2C Bus Instruction Codes Description MSB LSB ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Address byte ÁÁÁÁ ÁÁÁÁ 1 ÁÁÁÁ ÁÁÁÁ 1 ÁÁÁÁ ÁÁÁÁ 0 ÁÁÁÁ ÁÁÁÁ 0 ÁÁÁÁ ÁÁÁÁ 0 ÁÁÁÁ ÁÁÁÁ AS1 ÁÁÁÁ ÁÁÁÁ AS2 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Divider byte 1 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ RD1 ÁÁÁÁ ÁÁÁÁ RD2 ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ n14 ÁÁÁÁ ÁÁÁÁ n13 ÁÁÁÁ ÁÁÁÁ n12 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Divider byte 2 ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ n11 ÁÁÁÁ ÁÁÁÁ n10 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Divider byte 3 ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Control byte 1 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ OS ÁÁÁÁ ÁÁÁÁ T ÁÁÁÁ ÁÁÁÁ TRI ÁÁÁÁ ÁÁÁÁ I100 ÁÁÁÁ ÁÁÁÁ I50 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Control byte 2 ÁÁÁÁ ÁÁÁÁ OFD ÁÁÁÁ ÁÁÁÁ 2IFD ÁÁÁÁ ÁÁÁÁ SWC ÁÁÁÁ ÁÁÁÁ SWD ÁÁÁÁ ÁÁÁÁ SWE ÁÁÁÁ ÁÁÁÁ SWF ÁÁÁÁ ÁÁÁÁ SWG ÁÁÁÁ ÁÁÁÁ SWH ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Control byte 3 ÁÁÁÁ ÁÁÁÁ X ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ I2C Bus Functions AS1, AS2 define the I 2C bus address RD1, RD2 define the effective scaling factor of the reference divider: ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ RD1 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ RD2 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ Effective Scaling Factor ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1120 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1152 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1024 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1536 ni effective scaling factor (SFeff) of the main divider SF eff = SUM(ni 2i) OS OS = ‘H’ switches off tuning output T for T = ‘H’ reference signals describing the output frequencies of reference reference divider and programmable divider are monitored at SWF (prog. div.) and SWC (ref. div.) TRI TRI = ‘H’ switches off charge pump I50, I100 define the charge pump current: ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ I50 ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ I100 ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Charge Pumup Current (nominal)/A ÁÁÁÁÁ ÁÁÁÁÁ ’L’ ÁÁÁÁÁ ÁÁÁÁÁ ’L’ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ’H’ ÁÁÁÁÁ ÁÁÁÁÁ ’L’ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 102 ÁÁÁÁÁ ÁÁÁÁÁ ’L’ ÁÁÁÁÁ ÁÁÁÁÁ ’H’ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 151 ÁÁÁÁÁ ÁÁÁÁÁ ’H’ ÁÁÁÁÁ ÁÁÁÁÁ ’H’ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 203 OFD OFD = ‘H’ switches off frequency doubler 2IFD 2IFD = ‘H’ doubles the frequency doubler output current SWa SWa = ‘H’ switches on output current I2C Bus Data Transfer Format START – ADR – ACK – <instruction set> – STOP The <instruction set> consists of a sequence of divider bytes and control bytes each followed by ACK. Divider byte i must be followed by divider byte i+1 (control byte 1 if i = 3) or the instruction set must be finished. Control bytes have to be handled accordingly. Examples START – ADR – ACK – DB1 – ACK – DB2 – ACK – DB3 – ACK – CB1 – ACK – CB2 –ACK – CB3 – ACK – STOP START – ADR – ACK – CB1 – ACK – CB2 – ACK – STOP However START – ADR – ACK – DB1 – ACK – CB1 –ACK – STOP is not allowed.

Description

DBi divider byte i (i = 1, 2, 3) CBi control byte i (i = 1, 2, 3)

Rev. A1, 21-Aug-96 7 (14) Absolute Maximum Ratings Parameter Pin Conditions Value Unit ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Supply voltage ÁÁÁÁ ÁÁÁÁ VS ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –0.3 to 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ RF input voltage (AC) ÁÁÁÁ ÁÁÁÁ RF, NRF ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V pp ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Reference input voltage (AC) ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ REF, NREF ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ V pp ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ I2C bus input/ output voltage ÁÁÁÁ ÁÁÁÁ SCL, SDA ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –0.3 to VS ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ SDA output current ÁÁÁÁ SDA ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Address select voltage ÁÁÁÁ ÁÁÁÁ ADR ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –0.3 to VS ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Switch output current ÁÁÁÁ ÁÁÁÁ SW a ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Open collector ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Switch output voltage ÁÁÁÁ ÁÁÁÁ SW a ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Open collector ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –0.3 to 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ PLCK output current ÁÁÁÁ ÁÁÁÁ PLCK ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Open collector ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 0.5 ÁÁÁÁ ÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ PLCK output voltage ÁÁÁÁ ÁÁÁÁ PLCK ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Open collector ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –0.3 to 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Frequency doubler output ÁÁÁÁ ÁÁÁÁ FDO, NFDO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Open collector ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ V S –1 to 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Junction temperature ÁÁÁÁ ÁÁÁÁ Tj ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 125 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Storage temperature ÁÁÁÁ ÁÁÁÁ Tstg ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –40 to 125 ÁÁÁÁ ÁÁÁÁ Operating Range Parameter Pin Conditions Value Unit ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Supply voltage ÁÁÁÁ ÁÁÁÁ V s ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 4.5 to 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Ambient temperature range ÁÁÁÁ ÁÁÁÁ Tamb ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ –30 to+85 ÁÁÁÁ ÁÁÁÁ Thermal Resistance Parameter Pin Conditions Value Unit ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Junction ambient ÁÁÁÁ ÁÁÁÁ R thJA ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ SSO20 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ 140 ÁÁÁÁ ÁÁÁÁ K/W

Rev. A1, 21-Aug-96 Preliminary Information 8 (14)

Electrical Characteristics

Test conditions: VS = 5 V , Tamb = 27°C, unless otherwise specified Characteristics Pin Symbol Conditions Min. Typ. Max Unit ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Supply current ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ V s ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ ÁÁÁÁ Is ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ SW a=‘L’,TRI=‘L’, PLCK=‘L’,OS=‘L’, I50=‘H’, I100=‘H’, OFD=‘L’,2IFD=‘L’ ÁÁÁ Á Á Á Á Á Á ÁÁÁ 13.2 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 16.5 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 19.8 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ mA ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ ÁÁÁÁ Iso ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ SW a=‘L’,TRI=‘L’, PLCK=‘L’,OS=‘L’, I50=‘H’, I100=‘H’, OFD=‘H’,2IFD=‘L’ ÁÁÁ Á Á Á Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 14.6 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ mA ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Effective scaling factor of programmable divider ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ SFeff ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ ÁÁÁ Á Á Á ÁÁÁ 2048 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 32767 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Effective scaling factor of reference divider ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ Á ÁÁÁ ÁÁÁÁ SFref,eff ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ RD1=‘L’,RD2=‘L’ RD1=‘H’,RD2=‘L’ RD1=‘L’,RD2=‘H’ RD1=‘H’,RD2=‘H’ ÁÁÁ Á Á Á Á Á Á Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 1120 1152 1024 1536 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á Tuning step ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ Á ÁÁÁ frast ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á

17.920 MHz/

18.432 MHz/

16.384 MHz/

24.576 MHz

ref. frequency ÁÁÁ Á Á Á Á Á Á Á Á Á ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á Á ÁÁ Á kHz ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ RF input ÁÁÁÁ ÁÁÁÁ RF, NRF ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Input frequency range ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ frf ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ V S = 4.5 V , Tamb = 20°C ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 500 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ MHz ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Input sensitivity ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V rfs ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ mV rms ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Max. input signal ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V rfmax ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 300 ÁÁÁÁ ÁÁÁÁ mV rms ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Input impedance ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ Zrf ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Differential ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ 200 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ VSWR ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ VSWR rf ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ REF input ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ REF, NREF ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Input frequency range ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ fref ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ V S = 4.5 V , Tamb = 20°C ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 17.92 18.432 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ MHz ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Input sensitivity ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V refs ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ mV rms ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Max. input signal ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V refmax ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 300 ÁÁÁÁ ÁÁÁÁ mV rms ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Input impedance ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ Zref ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Single ended ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 2.7 /C0248 2.5 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ k pF ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Phase detector ÁÁÁÁ ÁÁÁÁ PD ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Charge pump current ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± IPD4 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ I100=’H’, I50=’H’ ÁÁÁ ÁÁÁ ± 160 ÁÁÁÁ ÁÁÁÁ ± 203 ÁÁÁÁ ÁÁÁÁ ± 240 ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± IPD3 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ I100=’H’, I50=’L’ ÁÁÁ ÁÁÁ ± 120 ÁÁÁÁ ÁÁÁÁ ± 151 ÁÁÁÁ ÁÁÁÁ ± 180 ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± IPD2 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ I100=’L’, I50=’H’ ÁÁÁ ÁÁÁ ± 80 ÁÁÁÁ ÁÁÁÁ ± 102 ÁÁÁÁ ÁÁÁÁ ± 120 ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± IPD1 ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ I100=’L’, I50=’L’ ÁÁÁ ÁÁÁ ± 40 ÁÁÁÁ ÁÁÁÁ ± 50 ÁÁÁÁ ÁÁÁÁ ± 60 ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± IPD,tri ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ TRI = ’H’ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± 100 ÁÁÁÁ ÁÁÁÁ nA ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Effective phase noise *) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ LPD ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ IPD =203A ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ –163 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ dBc/Hz ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Lock indication ÁÁÁÁ ÁÁÁÁ PLCK ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ

Rev. A1, 21-Aug-96 9 (14) Characteristics Pin Symbol Conditions Min. Typ. Max Unit ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Leakage current ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ IPLCK,L ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ V PLCK = 5.5 V ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Saturation voltage ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ V PLCK,sat ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ IPLCK = 0.5 mA ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 0.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Frequency doubler ÁÁÁÁ ÁÁÁÁ FDO, NFDO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Output current ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁ Á ÁÁÁ Á Á ÁÁÁ Á ÁÁÁÁÁ IFDOL , INFDOL ÁÁÁÁÁÁÁ Á ÁÁÁÁÁ Á Á ÁÁÁÁÁ Á ÁÁÁÁÁÁÁ V FDO = V S, V NFDO = V S, 2IFD = ’L’ ÁÁÁ Á ÁÁ Á ÁÁ ÁÁÁ 0.4 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 0.5 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 0.6 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ mA pp ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IFDOH , INFDOH ÁÁÁÁÁÁÁ Á ÁÁÁÁÁ Á ÁÁÁÁÁÁÁ V FDO = V S, V NFDO = V S, 2IFD = ’H’ ÁÁÁ Á ÁÁ ÁÁÁ 0.8 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 1.0 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ 1.2 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ mA pp ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Minimum output voltage ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ V FDO , V NFDO ÁÁÁÁÁÁÁ Á ÁÁÁÁÁ Á ÁÁÁÁÁÁÁ V S = 5 V ÁÁÁ Á ÁÁ ÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ V ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Switches ÁÁÁÁ ÁÁÁÁ SWa ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Leakage current ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ISW,L ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ V SWa = 5.5 V ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ A ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Saturation voltage ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ V SW,sat ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ISWa = 4 mA ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 0.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Address selection ÁÁÁÁ ÁÁÁÁ ADR ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ AS1=0, AS2=0 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 0.1 VS ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ AS1=0, AS2=1 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ open ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ AS1=1, AS2=0 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 0.4 VS ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 0.6 VS ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ AS1=1, AS2=1 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 0.9 VS ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ V S ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ I2C bus ÁÁÁÁ ÁÁÁÁ SCL, SDA ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Input voltage SCL/SDA ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ V H ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ‘High’ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 5.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ pg ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ V L ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ‘Low’ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 1.5 ÁÁÁÁ ÁÁÁÁ V ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Output voltage SDA (open collector) ÁÁÁÁ Á ÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁ Á ÁÁÁ Á Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁÁ Á ÁÁÁÁÁ Á Á ÁÁÁÁÁ Á ÁÁÁÁÁÁÁ ISDA = 2mA SDA = ‘L’ ÁÁÁ Á ÁÁ Á ÁÁ ÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ 0.4 ÁÁÁÁ Á ÁÁ Á Á ÁÁ Á ÁÁÁÁ V ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ SCL clock frequency ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ fSCL ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 0.1 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 100 ÁÁÁÁ ÁÁÁÁ kHz ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Rise time (SCL, SDA) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tr ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Fall time (SCL; SDA) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tf ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 300 ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁ Time before new transmission can start ÁÁÁÁ Á ÁÁÁ ÁÁÁÁ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ tbuf ÁÁÁÁÁÁÁ Á ÁÁÁÁÁ Á ÁÁÁÁÁÁÁ ÁÁÁ Á ÁÁ ÁÁÁ 4.7 ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ ÁÁÁÁ Á ÁÁ Á ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ SCL ‘H’ period ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ thigh ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ SCL ‘L’ period ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tlow ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 4.7 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Hold time START ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ thdsta ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Set up time START ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tsusta ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 4.7 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Set up time STOP ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tsustp ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 4.7 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Hold time DATA ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ thddat ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ s ÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁ Set up time DATA ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ tsudat ÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ 250 ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns *) The phase detectors phase noise contribution to the VCO’s frequency spectrum is refered to the operating frequency of the phase detector divided by 4 according to the fractional-N technique (regularly: 16 kHz).

Figure 6. Application circuit

3.072 MHz

35.84 MHz

17.92 MHz

38.912 MHz

Figure 9. DAB Receiver Frontend

Rev. A1, 21-Aug-96 13 (14) Package Dimensions SSO20 all dimensions in mm 0.65 Pin 1 6.5 +/– 0.1 6.45 +/– 0.1 0.15 +/– 0.05 1.375 +/– 0.125 0.05 min

Rev. A1, 21-Aug-96 Preliminary Information 14 (14) Ozone Depleting Substances Policy Statement It is the policy of TEMIC TELEFUNKEN microelectronic GmbH to 1. Meet all present and future national and international statutory requirements. 2. Regularly and continuously improve the performance of our products, processes, distribution and operating systems with respect to their impact on the health and safety of our employees and the public, as well as their impact on the environment. It is particular concern to control or eliminate releases of those substances into the atmosphere which are known as ozone depleting substances (ODSs). The Montreal Protocol (1987) and its London Amendments (1990) intend to severely restrict the use of ODSs and forbid their use within the next ten years. Various national and international initiatives are pressing for an earlier ban on these substances. TEMIC TELEFUNKEN microelectronic GmbH semiconductor division has been able to use its policy of continuous improvements to eliminate the use of ODSs listed in the following documents. 1. Annex A, B and list of transitional substances of the Montreal Protocol and the London Amendments respectively 2. Class I and II ozone depleting substances in the Clean Air Act Amendments of 1990 by the Environmental Protection Agency (EPA) in the USA 3. Council Decision 88/540/EEC and 91/690/EEC Annex A, B and C (transitional substances) respectively. TEMIC can certify that our semiconductors are not manufactured with ozone depleting substances and do not contain such substances. We reserve the right to make changes to improve technical design and may do so without further notice. Parameters can vary in different applications. All operating parameters must be validated for each customer application by the customer. Should the buyer use TEMIC products for any unintended or unauthorized application, the buyer shall indemnify TEMIC against all claims, costs, damages, and expenses, arising out of, directly or indirectly, any claim of personal damage, injury or death associated with such unintended or unauthorized use. TEMIC TELEFUNKEN microelectronic GmbH, P.O.B. 3535, D-74025 Heilbronn, Germany Telephone: 49 (0)7131 67 2831, Fax number: 49 (0)7131 67 2423