CS1180 CHIPSEA | Alldatasheet
Document overview
- Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
- PDF pages: 30
Technical content
RReevv 11..11 第第 11 页页，，共共 3300 页页 CS1180 用户手册 20-bit Sigma-Delta ADC Rev 1.1 通讯地址：深圳市南山区蛇口南海大道1079号花园城数码大厦A座9 楼 邮政编码：518067 公司电话：+(86 755)86169257 传 真：+(86 755)86169057 公司网站：www.chipsea.com 微 信 号：芯海科技 微信二维码：
RReevv 11..11 第第 22 页页，，共共 3300 页页 版本历史 历史版本 修改内容 版本日期 REV 1.0 更换新LOGO，重新发布 2012-12-19 REV 1.1 1. 增加 3.1 章节 2. 开放ACR 寄存器的bit4 2014-10-16
RReevv 11..11 第第 33 页页，，共共 3300 页页 目 录
RReevv 11..11 第第 44 页页，，共共 3300 页页
RReevv 11..11 第第 55 页页，，共共 3300 页页 图 目 录 表 目 录
RReevv 11..11 第第 66 页页，，共共 3300 页页 1 功能说明 CS1180 是高精度、低功耗模数转换芯片。其分辨率为 20bit，有效分辨率可达19 位。可以广 泛使用在工艺控制、量重、液体/气体化学分析、血液分析、智能发送器、便携测量仪器领 1.1 主要功能特性 20 位无失码、19 位有效精度模数转换器 集成 50Hz、60Hz 陷波（可达－90dB） INL 小于0.0015% 可编程增益（1～128） 单时钟周期准备就绪 可编程模数转换（ADC）数据速率输出 外接参考电压范围可以为0.1V～5V 芯片带有校正 集成兼容SPI 总线接口 1.2 应用场合 工业过程控制 重量计 液体/气体化学分析 血液计 智能变换器 便携式设备
RReevv 11..11 第第 77 页页，，共共 3300 页页 1.3 功能描述 CS1180 是 20 位高精度、低功耗Sigma-Delta 模数转换芯片，有效分辨率可达19 位。可以在 2.7V~5.5V 电源电压条件下工作。 CS1180 提供的1～128 倍可编程增益放大器，在128 倍时，CS1180 有效分辨率可达18bit。调 制器是一个二阶Sigma-Delta 调制器，芯片的FIR 滤波器提供50Hz 和60Hz 陷波滤波，有效提 高芯片的抗干扰性能。 CS1180 提供SPI 兼容的串行接口总线。 Digital filter Register VREFP VREFN SCLK MCLK XTAL AIN+ AIN- SDI SDO PGA Controller2nd-order modulator Serial Interface Clock generater 图1 CS1180 原理框图
RReevv 11..11 第第 88 页页，，共共 3300 页页 2 特性说明 2.1 芯片绝对最大极限值 表1 CS1180 绝对最大极限值 2.2 数字逻辑特性 表2 CS1180 数字逻辑特性 参数 最小 典型 最大 单位 条件说明 VIH 0.8×DVDD DVDD V VIL DGND 0.2×DVDD V VOH DVDD-0.4 DVDD+0.4 V Ioh=1mA VOL DGND DGND+0.4 V IoL=1mA IIH 10 uA VI=DVDD IIL -10 uA VI=DGND fosc 1 5 MHz tosc 200 1000 ns 说明： 1、CS1180 数字接口为CMOS 逻辑接口。 名称 符号 最小 最大 单位 说明 模拟电源电压 AVDD -0.3 6 V AVDD to AGND 数字电源电压 DVDD -0.3 6 V DVDD to DGND 地之间压差 DVGND -0.3 0.3 V DGND to AGND 电源瞬间电流 100 mA Input Current momentary 电源恒定电流 10 mA Input Current continuous 数字管脚输入电压 -0.3 DVDD+0.3 V Digital Output Voltage to DGND 数字输出管脚电压 -0.3 DVDD+0.3 V 节温 150 oC Max. Junction Temperature 工作温度 -40 85 oC Operating Temperature 储存温度 -60 150 oC Storage Temperature 芯片管脚焊接温度 300 oC Lead Temperature (Soldering, 10s)
RReevv 11..11 第第 99 页页，，共共 3300 页页 2.3 芯片引脚 CS1180 TOPVIEW DGND MCLK XTAL DGND REFP REFN AIN0 AIN1 AGND AVDD CS SDI SDO SCLK DRDY DVDD 图2 CS1180 引脚图 表3 CS1180 引脚描述 管脚序号 符号 管脚描述 备注
1 DGND 数字地
2 MCLK 主时钟输入，1～10MHz
3 XTAL 晶振驱动管脚2
4 DGND 数字地
5 REFP 模拟（正）参考电压输入端
6 REFN 模拟（负）参考电压输入端
7 AIN0 模拟输入 +
8 AIN1 模拟输入 -
9 AGND 模拟地
10 AVDD 模拟电源电压2.7V~5.25V CS 芯片选择信号，低有效
12 SDI 串口输入数据
13 SDO 串口输出数据
14 SCLK 串口工作时钟，采用Schmitt 触发器
DRDY 数据准备就绪指示信号，低有效 16 DVDD 数字电源电压，2.7~5.25V
RReevv 11..11 第第 1100 页页，，共共 3300 页页 2.4 电气特性 表4 AVDD=5V 时CS1180 电气特性 参数 条件 最小值 典型值 最大值 单位 模拟输入 模拟输入范围 Buffer 关闭 AGND-0.1 AVDD+0.1 V Buffer 打开 AGND+0.4 AVDD-1.5 V 满幅输入电压 (AIN+) - (AIN-) RAN=0 ±VREF/PGA V RAN=1 ±VREF/(2×PGA) V 差分输入阻抗 Buffer 关闭 5/PGA MΩ Buffer 打开 5 GΩ 带宽（-3dB） fDATA = 3.75Hz 1.65 Hz fDATA = 7.50Hz 3.44 Hz fDATA = 15.0Hz 3.7 Hz PGA 可选增益范围 1 128 输入电容 9 pF 输入泄漏电流 调制器关闭，T = 25℃ 5 pA 系统性能 分辨率 无失码 20 Bits 积分线性度 ±0.0015 % of FS 失调误差 8 ppm of FS 失调误差漂移 0.02 ppm of FS/℃ 增益误差 0.005 % 增益误差漂移 0.5 ppm/℃ 共模抑制比 直流 100 dB fCM = 60Hz, fDATA = 15Hz 130 dB fCM = 50Hz, fDATA = 15Hz 120 dB 陷波抑制比 fCM = 60Hz, fDATA = 15Hz 100 dB fSIG = 50Hz, fDATA = 15Hz 100 dB 电源抑制比 直流 80 95 dB 参考电压 输入 VREF≡REFP －REFN RAN = 0 0.1 2.5 2.6 V RAN = 1 0 2.5 AVDD V REFP， REFN 输入范围 RAN = 0 0 AVDD V RAN = 1 0.1 AVDD V 共模抑制比 直流 120 dB fVREFCM = 60Hz 120 dB 偏置电流 1.3 uA 电源 电源电压 AVDD 4.75 5.25 V 模拟部分电流 PGA = 1,Buffer 关闭 350 nA PGA = 1 ,Buffer 打开 470 uA PGA = 128 ,Buffer 关闭 400 uA PGA = 128 ,Buffer 打开 630 uA 数字部分电流 普通模式 1.4 mA
RReevv 11..11 第第 1111 页页，，共共 3300 页页 表5 AVDD=3V 时CS1180 电气特性 参数 条件 最小值 典型值 最大值 单位 模拟输入 模拟输入范围 Buffer 关闭 AGND-0.1 AVDD+0.1 V Buffer 打开 AGND+0.4 AVDD-1.5 V 满幅输入电压 (AIN+) - (AIN-) RAN=0 ±VREF/PGA V RAN=1 ±VREF/(2×PGA) V 差分输入阻抗 Buffer 关闭 5/PGA MΩ Buffer 打开 5 GΩ 带宽（-3dB） fDATA = 3.75Hz 1.65 Hz fDATA = 7.50Hz 3.44 Hz fDATA = 15.0Hz 14.6 Hz PGA 可选增益范围 1 128 输入电容 9 pF 输入泄漏电流 调制器关闭，T = 25℃ 5 pA 系统性能 分辨率 无失码 20 Bits 积分线性度 ±0.0015 % of FS 失调误差 15 ppm of FS 失调误差漂移 0.04 ppm of FS/℃ 增益误差 0.01 % 增益误差漂移 1.0 ppm/℃ 共模抑制比 直流 100 dB fCM = 60Hz, fDATA = 15Hz 130 dB fCM = 50Hz, fDATA = 15Hz 120 dB 陷波抑制比 fCM = 60Hz, fDATA = 15Hz 100 dB fSIG = 50Hz, fDATA = 15Hz 100 dB 电源抑制比 直流 75 90 dB 参考电压 输入 VREF≡REFP －REFN RAN = 0 0.1 1.25 1.30 V RAN = 1 0 2.5 2.6 V REFP， REFN 输入范围 RAN = 0 0 AVDD V RAN = 1 0.1 AVDD V 共模抑制比 直流 120 dB fVREFCM = 60Hz 120 dB 偏置电流 0.65 uA 电源 电源电压 AVDD 2.7 3.3 V 模拟部分电流 PGA = 1,Buffer 关闭 350 nA PGA = 1 ,Buffer 打开 450 uA PGA = 128 ,Buffer 关闭 350 uA PGA = 128 ,Buffer 打开 630 uA 数字部分电流 普通模式 1.1 mA
RReevv 11..11 第第 1122 页页，，共共 3300 页页 2.5 通讯时序 CS1180 的时序图如图3 所示，详细的时序说明见表6。 t SCLK SDI SDO t t MSB LSB MSB(1) tspw tdso tdsoh tcs2 tdsot tsdelaytdio LSB(1) Note: (1) Bit order=0; st cs1 tspw ds dh CS SCLK SCLK Reset Waveform CS1180 Reset On the falling Edge 300 * tosc < t1 < 500 * tosc t2 => 5 * tosc 550 * tosc < t3 < 750 * tosc 1050 * tosc < t4 <1250 * tosc tDATA t6 t7 SCLK DRDY 图3 CS1180 时序图
RReevv 11..11 第第 1133 页页，，共共 3300 页页 表6 CS1180 时序表 参数 描述 最小值 最大值 单位 ts SCLK 时钟周期 4 tosc 周期 tspw SCLK 脉冲宽度，高电平及低电平 200 ns tcs1 片选信号CS 下降沿与第一个SCLK 沿的建立时间 0 ns tds SDI 数据的建立时间（与SCLK 的延迟） 50 ns tdh 有效SDI 数据的保持时间 50 ns tdio 在发出下列指令时SDI 的最后一个SCLK 时钟沿与SDO 的第一个SCLK 时钟沿： RDATA, RREG, WREG 50 tosc 周期 tdso SDO 输出数据与SCLK 的延迟时间 50 ns tdsoh SDO 数据的保持时间 0 tdsot SDO 变为三态与SCLK 时钟沿的延迟 6 10 tosc 周期 tcs2 片选信号CS 保持低电平时间与最后一个SCLK 时钟沿 0 ns tsdelay 当前指令的最后一 个 SCLK 时钟沿到 下一个指令的第一 个 SCLK 时钟沿： RREG, WREG, SYNC, SLEEP, RDATA, STOPC 4 tosc 周期 GCALSELF, SELFOCAL, OCALSYS, GCALSYS 8 DRDY 周期 CALSELF 15 DRDY 周期 RESET（也可以是通过SCLK 或者 RST 引脚发出的RESET 指令） 16 tosc 周期 t6 允许的模拟输入信号的变化到下一次有效的转换 5000 tosc 周期 t7 DOR 更新，DOR 无效 4 tosc 周期 t8 DRDY 信号变低后的首个SCLK 时钟 0 tosc 周期
RReevv 11..11 第第 1144 页页，，共共 3300 页页 3 功能模块描述 3.1 输入模拟缓冲器（Buffer ） 在没有使能模拟输入缓冲器(Buffer)时，输入阻抗约5MΩ /PGA 。当系统要求较高的输入阻 抗时，可以使能模拟输入缓冲器，此时可以将输入阻抗提高约到5GΩ 。 缓冲器的使能信号可以由内部寄存器ACR 控制。当ACR 寄存器的BUF 为高时，输入缓 冲器使能，有效提高输入阻抗。 如果使能缓冲器，芯片增加额外的功率消耗。消耗功率的大小与PGA 的增益有关，PGA ＝1 时，增加约50uA 电流，而PGA ＝128 时，增加的电流则达 150uA 。 当开启缓冲器后，对输入信号的范围有所要求，此时要求输入信号的范围为 AGND+0.3V～AVDD-1.5V。 3.2 可编程增益放大器（PGA） 内部的电压增益放大器可以编程配置增益为1，2，4，8，16，32，64，128。通过使用PGA 可以提高有效转换精度。例如，PGA＝1，5V 满幅模数转换，有效识别电压为4.7uV，但如果 PGA＝128，39mV 满幅模数转换时，可最小可以识别75nV 输入电压。 3.3 调制器（Modulator） CS1180 的调制器是单环回、2 阶－调制器，调制器的采样频率可以通过SPEED（ACR 寄存 器的bit 5）控制，具体如下表所示： 表7 调制器采样频率表 晶振频率 （MHz） SPEED ADC 采样频率 （KHz） 数据输出速率（Hz） 陷波频率 （Hz） DR ＝ 00 DR ＝ 01 DR ＝ 10 2.4576 0 19.200 15 7.5 3.75 50/60 1 9.600 7.5 3.75 1.875 25/30 4.9152 0 38.400 30 15 7.5 100/120 1 19.200 15 7.5 3.75 50/60 3.4 误差校正（Calibration） 芯片校正分为自校正、外部系统校正，校正包括模数转换器偏移误差校正（OCAL）、模数转 换器增益校正（GCAL）。正在校正时，DRDY 维持为高，表示现在AD 转换的结果不可用。 在芯片重新上电、外部环境温度改变、增益（PGA）改变后进行误差校正可保证模数转换的正 确。完成校正后DRDY 管脚变低，即DRDY 输出低电平时表示芯片已经完成校正。校正完成 后的第一个输出数据由于内部电路工作的延时导致不正确，不能作为正常模数转换数据。第二 个转换输出数据是正常的，可以使用。
RReevv 11..11 第第 1155 页页，，共共 3300 页页 3.4.1 自校正（Self Calibration） CS1180 的自校正通过CALSELF、GCALSELF、OCALSELF 三条指令来控制完成。执行 CALSELF 指令时，可以同时完成偏移误差校正（Offset Calibration）和增益误差校正（Gain Calibration）。GCALSELF 指令只控制芯片完成增益校正，而OCALSELF 则控制芯片完成偏 移校正。增益校正、偏移校正都在8 个TDATA 周期（AD 周期）内完成，TDATA 周期为输出 数据速率的倒数。如果执行SEFLCAL 指令，则需要15 个TDATA 周期。 自校正时，CS1180 自动断开外部的输入信号而接内部电压。在执行增益误差校正时，CS1180 自动先将PGA 设为1，执行完增益误差校正后CS1180 会将PGA 的值还原成为用户设定的 值。但执行失调误差校正过程中，PGA 的设置没有发生变化。 3.4.2 系统校正（System Calibration） 系统校正可以校正芯片内部及系统的偏移误差和增益误差，校正必须要求输入正确的输入信号 后进行。系统校正指令包括OCALSYS、GCALSYS，其中OCALSYS 进行偏移误差校正， GCALSYS 进行增益误差校正，偏移误差校正、增益误差校正分别在8 个TDADA 数据周期内 完成。 在进行偏移误差校正（OCALSYS）时，必须要求输入为差分电压为0，CS1180 计算出系统的 偏移误差值并写入OCC 寄存器中，CS1180 正常转换时通过内部计算予以抵消。 在进行增益误差校正（SYSGCAL）时，必须输入正满幅度的电压，CS1180 计算出系统的增益 误差并写入GCC 寄存器中，CS1180 正常转换时通过内部计算予以抵消。 3.5 外接参考电压 （External Voltage Reference） CS1180 需要外接参考电压，具体值通过ACR 寄存器配置。参考电压接在REFP 与REFN 管脚 上，电压不能超过芯片的电源电压，具体电压值如下表： 表8 外部参考电压和RAN 的关系表 RAN（ACR.2） 电源电压（V） 参考差分电压（V） 备注 0 5 <=2.5 1 5 <=5 0 3.0 <=1.25 1 3.0 <=2.5 3.6 时钟单元（Clock Unit） CS1180 可以外接晶体、振荡器或时钟。如果接外部时钟，则从MCLK 管脚输入，此时XTAL 悬空。如果外部接晶体，电路要求如下：（要求在MCLK 及XTAL 管脚上同时接10～20pF 的 电容）
RReevv 11..11 第第 1166 页页，，共共 3300 页页 C2C1 MCLK XTAL 图4 外部晶振连接图
RReevv 11..11 第第 1177 页页，，共共 3300 页页 3.7 数字滤波器(FIR) CS1180 带有一个可编程的FIR 滤波器。FIR 滤波器可以被配置成不同的输出速率。当使用 2.4576M 的时钟时，CS1180 的输出数据的速率可以被配置成15Hz，7.5Hz 或者3.75Hz。此 时，FIR 滤波器可以同时对50Hz 和 60Hz 的杂波信号进行陷波滤波。 如果希望得到其他的输出数据速率，则须使用其他的时钟频率。此时，陷波频率也同时跟着改 变了。比如，当使用默认的寄存器配置，时钟频率为3.6864M 时候： 输出数据频率为： ( 3.6864MHz/2.4576MHz ) ×15Hz = 22.5Hz 陷波频率为： ( 3.6864MHz/2.4576MHz ) ×( 50Hz 和60Hz ) ＝ ( 75Hz 和 90Hz )
RReevv 11..11 第第 1188 页页，，共共 3300 页页 3.8 串行总线接口( SPI ) CS1180 通过SPI 总线与外部的控制器进行通讯。CS1180 只能用于从模式。总线接口是四线 SPI 总线：包括CS，SCLK，SDI 和SDO。 3.8.1 片选信号( CS ) 在与CS1180 进行通讯前，外部的控制器必须先发出CS 片选信号。在整个通讯期间，CS 信号 必须维持为低。当CS 信号变高后，整个SPI 总线会被复位。CS 信号也可以被接为常低。当 CS 信号被拉为常低时，SPI 总线可以工作在三线模式。 3.8.2 串行时钟( SCLK ) SCLK 为施密特触发，用来对SDI 和SDO 信号进行采样。为了防止错误的采样数据，SCLK 必 须十分干净。如果在3 个DRDY 周期内都没有SCLK 时钟出现，那么在下一个SCLK 来临 时，SPI 总线将被复位，进而开始下一个通讯周期。SCLK 上的一个特定的波形可以复位整个 芯片。具体信息请参考RESET 章节 3.8.3 数据输入( SDI )和数据输出( SDO ) SDI 和 SDO 引脚分别用来输入和输出数据。在没有使用时，SDO 为高阻态，这样就允许将 SDI 和 SDO 接在一起然后通过一个双向的总线来驱动它。 3.8.4 数据准备就绪 ( DRDY ) DRDY 信号用来表示内部数据寄存器的状态。当内部数据寄存器DOR 内新的数据准备就绪 时，DRDY 信号会变低。当执行完一个从内部数据寄存器DOR 读取数据的读操作后，DRDY 信号将变高。在DOR 寄存器的数据准备更新时DRDY 信号也会变高，表示此时DOR 寄存器 内的数据不可用，防止在DOR 寄存器进行更新时从DOR 寄存器内读取数据。 DRDY 的信号也可以从ACR 寄存器的bit 7 来获得。
RReevv 11..11 第第 1199 页页，，共共 3300 页页 3.9 上电复位及芯片的复位 CS1180 在上电过程中会自动产生复位信号。在正常工作时，有两种方法可以对CS1180 进行复 位：发送RESET 指令，或者在 SCLK 上发送特定的波形 ( SCLK RESET 波形，参考CS1180 的 时序图 )。
RReevv 11..11 第第 2200 页页，，共共 3300 页页
4 CS1180 寄存器描述
CS1180 通过一系列控制寄存器来配置工作方式，控制寄存器包括数据格式、模数转换数据输 出速率、校正控制等。 4.1 寄存器列表 表9 内部寄存器详细列表 地址(H) 寄存器 第7 位 第 6 位 第5 位 第4 位 第3 位 第2 位 第1 位 第0 位
00 SETUP ID3 ID2 ID1 ID0 保留 PGA2 PGA1 PGA0
01 MUX 0 0 0 0 0 0 0 1
02 ACR
BU/ SPEED BUF BITOR RAN DR1 DR0
03 ODAC 保留 CHSEL ISET1 ISET0 保留 保留 保留 保留
04 保留 05 保留 06 保留
07 OCC0 OCC07 OCC06 OCC05 OCC04 OCC03 OCC02 OCC01 OCC00
08 OCC1 OCC17 OCC16 OCC15 OCC14 OCC13 OCC12 OCC11 OCC10
09 OCC2 OCC27 OCC26 OCC25 OCC24 OCC23 OCC22 OCC21 OCC20
0A GCC0 GCC07 GCC06 GCC05 GCC04 GCC03 GCC02 GCC01 GCC00 0B GCC1 GCC15 GCC14 GCC13 GCC12 GCC11 GCC10 GCC09 GCC08 0C GCC2 GCC23 GCC22 GCC21 GCC20 GCC19 GCC18 GCC17 GCC16 0D DOR2 DOR23 DOR22 DOR21 DOR20 DOR19 DOR18 DOR17 DOR16 0E DOR1 DOR15 DOR14 DOR13 DOR12 DOR11 DOR10 DOR09 DOR08 0F DOR0 DOR07 DOR06 DOR05 DOR04 无效 无效 无效 无效
RReevv 11..11 第第 2211 页页，，共共 3300 页页 4.2 寄存器详细描述 SETUP 寄存器（地址＝00H，复位值＝xxxx0000）PGA 控制（SETUP REGISTER） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 ID3 ID2 ID1 ID0 保留 PGA2 PGA1 PGA0 SETUP. 7－4 : 芯片的ID 编号，供厂家使用 SETUP.3 : 保留 SETU.2－0 ： PGA2/PGA1/PGA0，可编程增益放大器增益选择(Programmable Gain Amplifier Gain Selection) 000＝1（默认值）； 001＝2 010＝4 011＝8 100＝16 101＝32 110＝64 111＝128 MUX 寄存器（地址＝01H，复位值＝01H）通道选择（SETUP REGISTER） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 0 0 0 0 0 0 0 1 此寄存器配置为00H 时，可将ADC 的输入端从芯片内部短路，此时可以测量ADC 自身的性能（此 时 ADC 的输出即为其噪声），在正常使用时，必须将此寄存器配置为01H。
RReevv 11..11 第第 2222 页页，，共共 3300 页页 ACR 寄存器（地址＝02H，复位值＝x0H）模拟电路控制（Analog Control Register） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 DRDY BU/ SPEED BUF BITOR RAN DR1 DR0 ACR.7 : DRDY ，数据准备就绪（Data Ready，只读），与输出管脚 DRDY 值相同； ACR.6 : BU/ ，数据格式（Data Format） 0＝双极性（默认值）； ＋FSR 输出7FFFFFH，ZERO＝000000H，－FSR＝800000H; 1＝单极性； ＋FSR 输出7FFFFFH，ZERO＝000000H，－FSR＝000000H; ACR.5 : SPEED，模数转换器采样频率控制（Modulator Clock Speed） 0＝fosc/128（默认值）； 1＝fosc/256； ACR.4 : BUF ，输入缓冲器使能（Buffer Enable）； ACR.3 : BITOR，输出数据bit 顺序 0 = 高位在前（默认值） 1 = 低位在前 ACR.2 : RAN，转换范围选择（ Select） 1＝满幅输入（Full Scale）为＋/－ VREF/2； ACR.1-0 : DR1/DR0，数据输出速率（Data Rate） 00＝15Hz（默认值）； 01＝7.5Hz； 10＝3.75Hz; 11=保留（Reserved） ODAC 寄存器（地址＝03H，复位值＝00H）Offset DAC 设置 MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 无效 CHSEL ISET1 ISET0 无效 无效 无效 无效 ISET1-0：模拟电路偏置电流选择， 00＝偏置电流为10uA（默认值） 01 或10＝偏置电流增加25％， 11＝偏置电流增加50％， 当使用较高的时钟频率时，增加模拟电路偏置电流有助于提高CS1180 的性能。 CHSEL：斩波－调制方式选择。 0＝斩波频率为调制器采样频率1/2，PGA=1~128 时可用。（默认） 1＝斩波频率等于调制器采样频率，PGA＝2~128 时可用。 在一般情况下CHSEL 设置为0 即可，但是在某些情况下（具体情况和外围应用电路 有关）一些高频噪声可能会耦合到低频段，此时可以设置CHSEL 为1，注意此时会导致失调 电压和噪声又一些增大。
RReevv 11..11 第第 2233 页页，，共共 3300 页页 OCC0 寄存器（地址＝07H，复位值＝00H），失调误差系数（Offset Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 OCC07 OCC06 OCC05 OCC04 OCC03 OCC02 OCC01 OCC00 OCC0 与OCC1 及OCC2 组成偏移误差校正系数OCC23~0（共24 位，OCC23 是 MSB， OCC00 是LSB），对偏移误差进行校正。 OCC1 寄存器（地址＝08H，复位值＝00H）失调误差正系数（Offset Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 OCC15 OCC14 OCC13 OCC12 OCC11 OCC10 OCC09 OCC08 OCC0 与OCC1 及OCC2 组成偏移误差校正系数OCC23~0（共24 位，OCC23 是 MSB， OCC00 是LSB），对偏移误差进行校正。 OCC2 寄存器（地址＝09H，复位值＝00H）失调误差校正系数（Offset Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 OCC23 OCC22 OCC21 OCC20 OCC19 OCC18 OCC17 OCC16 OCC0 与OCC1 及OCC2 组成偏移误差校正系数OCC23~0（共24 位，OCC23 是 MSB， OCC00 是LSB），对偏移误差进行校正。 GCC0 寄存器（地址＝0AH，复位值＝59H）增益误差校正系数（Gain Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 GCC07 GCC06 GCC05 GCC04 GCC03 GCC02 GCC01 GCC00 GCC0 与GCC1 及GCC2 组成偏移误差校正系数GCC23~0（共24 位，GCC23 是 MSB， GCC00 是LSB），对增益误差进行校正。 GCC1 寄存器（地址＝0BH，复位值＝55H）增益误差校正系数（Gain Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 GCC15 GCC14 GCC13 GCC12 GCC11 GCC10 GCC09 GCC08 GCC0 与GCC1 及GCC2 组成偏移误差校正系数GCC23~0（共24 位，GCC23 是 MSB， GCC00 是LSB），对增益误差进行校正。 GCC2 寄存器（地址＝0CH，复位值＝55H）增益误差校正系数（Gain Calibration Coefficient） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 GCC23 GCC22 GCC21 GCC20 GCC19 GCC18 GCC17 GCC16 GCC0 与GCC1 及GCC2 组成偏移误差校正系数GCC23~0（共24 位，GCC23 是 MSB， GCC00 是LSB），对增益误差进行校正。
RReevv 11..11 第第 2244 页页，，共共 3300 页页 DOR2 寄存器（地址＝0DH，复位值＝00H）模数转换数据（Data Output Register） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 DOR 23 DOR22 DOR 21 DOR 20 DOR 19 DOR 18 DOR 17 DOR 16 DOR 0 与DOR 1 及DOR 2 组成模数转换数据DOR23~0（共24 位，DOR23 是MSB，DOR00 是LSB），低4 位无效。 DOR1 寄存器（地址＝0EH，复位值＝00H）模数转换数据（Data Output Register） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 DOR15 DOR14 DOR13 DOR12 DOR11 DOR10 DOR09 DOR08 DOR 0 与DOR 1 及DOR 2 组成模数转换数据DOR23~0（共24 位，DOR23 是MSB，DOR00 是LSB），低4 位无效。 DOR0 寄存器（地址＝0FH，复位值＝00H）模数转换数据（Data Output Register） MSB LSB Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 DOR07 DOR06 DOR05 DOR04 无效 无效 无效 无效 DOR 0 与DOR 1 及DOR 2 组成模数转换数据DOR23~0（共24 位，DOR23 是MSB，DOR00 是LSB），低4 位无效。
RReevv 11..11 第第 2255 页页，，共共 3300 页页
5 CS1180 指令描述
CS1180 使用了一系列指令，指令完成对芯片的工作模式控制、工作速度控制、误差校正等。 这些指令中有些是单条的（比如RESET），有些则需要另外的操作数（比如WREG 等）。 操作数： n = 数量 （0 到127 ） r = 寄存器 ( 0 到 15 ) x = 任意值 5.1 指令列表 表10 CS1180 指令描述表 指令 描述 操作码 操作数 RDATA 从DOR 寄存器中读取数据 0000 0001 ( 01H ) -- RREG 读取寄存器“rrrr”的值 0001 r r r r ( 1XH ) xxxx_nnnn WREG 将数据写入到寄存器“rrrr”中 0101 r r r r ( 5XH ) xxxx_nnnn CALSELF 对芯片的失调误差和增益误差进行纠正 1111 0000 ( F0H ) OCALSELF 对芯片的失调误差进行纠正 1111 0001 ( F1H ) GCALSELF 对芯片的增益误差进行纠正 1111 0010 ( F2H ) OCALSYS 对系统的失调误差进行纠正 1111 0011 ( F3H ) GCALSYS 对系统的增益误差进行纠正 1111 0100 ( F4H ) RESET 将芯片复位到上电后的状态 1111 1110 ( FEH ) 注：接收数据时总是高位在前。发送数据的格式则由ACR 寄存器的BITORDER 位来决定
RReevv 11..11 第第 2266 页页，，共共 3300 页页 5.2 指令详细描述 RDATA－读取数据 描述： 从DOR 寄存器中读取最新的一次AD 转换的值，这个值为24bit 操作数：无 字节： 1 编码： 0000 0001 数据传输序列： MSB Mid-Byte LSB xxxx xxxx xxxx xxxx0000 0001 xxxx xxxx„„..SDI SDO RREG－读取寄存器的值 描述： 输出最多16 个寄存器的值。首个寄存器的地址由指令的首个操作数决定。读取的寄 存器的数量由指令的第二个操作数的值加1 决定。如果这个值超过了剩余的寄存器的 数目，则寄存器的地址转到首个寄存器上。 操作数：r, n 字节： 2 编码： 0001 rrrr xxxx nnnn 数据传输序列：读取两个寄存器的值，首个寄存器的地址为01H ( MUX ) MUX ACR xxxx xxxx xxxx xxxx0001 0001 „„..0000 0001SDI SDO WREG－将数据写入寄存器中 描述： 将数据写入多个寄存器中。首个寄存器的地址由指令的首个操作数决定。读取的寄存 器的数量由指令的第二个操作数的值加1 决定。 操作数：r, n 字节： 2 编码： 0101 rrrr xxxx nnnn 数据传输序列：将数据写入到两个寄存器中，第一个寄存器的地址为04H ( DIO ) 0101 0100 xxxx 0001 Data for DIO Data For DIRSDI
RReevv 11..11 第第 2277 页页，，共共 3300 页页 CALSELF－失调误差和增益误差的自纠正 描述： 对芯片进行自纠正。进行完这个操作后，OCC 寄存器和GCC 寄存器的值将被更新。 操作数：无 字节： 1 编码： 1111 0000 数据传输序列： 1111 0000SDI OCALSELF－失调误差的自纠正 描述： 对芯片进行失调误差自纠正。进行完这个操作后，OCC 寄存器的值将被更新。 操作数：无 字节： 1 编码： 1111 0001 数据传输序列： 1111 0001SDI GCALSELF－增益误差的自纠正 描述： 对芯片进行增益误差自纠正。进行完这个操作后，GCC 寄存器的值将被更新。 操作数：无 字节： 1 编码： 1111 0010 数据传输序列： 1111 0010SDI OCALSYS－纠正系统的失调误差 描述： 对系统的失调误差进行纠正。这个时候，系统的输入信号应该为0，CS1242 计算出 OCC 的值对失调误差进行补偿。进行完这个操作后，OCC 寄存器的值将被更新。用 户必须在正确的模拟输入端输入0 信号OCC 寄存器会被自动更新。 操作数：无 字节： 1 编码： 1111 0011 数据传输序列：
RReevv 11..11 第第 2288 页页，，共共 3300 页页 1111 0011SDI GCALSYS－纠正系统的增益误差 描述： 对系统的增益误差进行纠正，此时，系统的输入信号应该为满幅电压，CS1242 计算 出 GCC 的值对增益误差进行补偿。进行完这个操作后，OCC 寄存器的值将被更新。 用户必须在正确的模拟输入端输入满幅信号。GCC 寄存器会被自动更新。 操作数：无 字节： 1 编码： 1111 0100 数据传输序列： 1111 0100SDI RESET－将芯片复位到默认状态 描述： 将所有寄存器的值复位到上电后的状态。这个指令可以终止RDATAC 指令 操作数：无 字节： 1 编码： 1111 1110 数据传输序列： 1111 1110SDI
RReevv 11..11 第第 2299 页页，，共共 3300 页页 6 芯片封装 6.1 采用 SSOP16 封装 图5 芯片SSOP-16 封装尺寸信息
RReevv 11..11 第第 3300 页页，，共共 3300 页页 6.2 采用 SOP-16 封装 图6 芯片SOP-16 封装尺寸信息