MCS38140PG05C MOTOROLA | Alldatasheet

Document overview

  • Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
  • PDF pages: 10

Technical content

/C0071/C0080/C0083 /C0068/C0105/C0103/C0105/C0116/C0097/C0108 /C0067/C0111/C0114/C0114/C0101/C0108/C0097/C0116/C0111/C0114 The RoadRunner ASIC is a fifth generation GPS digital signal processing integrated circuit. High performance software is included which tracks eight GPS satellites simultaneously. This software sets the industry standard for tracking satellites in a high foliage and urban canyon environment.

  • Eight Parallel Channels
  • On–chip A/D Converter
  • Supports FAA WAASS PN Codes
  • Operates from 5.0 or 3.3 V Power Supply
  • On–chip Real Time Clock
  • On–chip UART
  • SPI Port
  • Two PWM’s
  • Multiple Microprocessor Interface Support (68330, 31, 32, 68HC000, 68EC000)
  • Full In–phase and Quadrature Outputs for PROMPT and EARLY Minus LATE Correlators Top Level Block Diagram ADDRESS DATA MPU CONTROL C32KI C32KO RESET_L GPIO ALARM RAM_CS_L FS DCD_IRQ_L ONE_PPS ST UART_IRQ_L FifL1 A/D RTC_VDD SCK_GPIO MO_GPIO MI_GPIO SPI_IRQ_L PWM1_GPIO PWM2_GPIO GPIO GPIO RXD_GPIO CTS_GPIO TXD_GPIO RTS_GPIO FS2_DTACKL MPU_CLK CS_L OE_L RAM_ROMCSL CSL_VPAL UART RXD CTS TXD RTS WS(5:0) MPU_SEL DTACK_L FS/2 RAM_CSL C1KHZ RTC_CSL DCD_CSL UART_CSL GPIO_CSL DIV3OR4 UART_CLK FS/2 UC_EN REAL TIME CLOCK

8 CHANNEL

/C0077/C0079/C0084/C0079/C0082/C0079/C0076/C0065 SEMICONDUCTOR TECHNICAL DATA /C0077/C0067/C0083/C0051/C0056/C0049/C0052/C0048/C0080/C0071/C0048/C0053/C0067

8 CHANNEL GPS

CASE 779–02  Motorola, Inc. 1997

1.0 Summary

The RoadRunner Application Specific Integrated Circuit (ASIC) represents the 5th generation of Global Positioning System (GPS) digital signal processing integrated circuits used in Motorola commercial GPS products. When com- bined with an RF down converter, microprocessor, and application software, it can become the heart of a broad line of high performance and low cost GPS sensors. The RoadRunner ASIC provides additional features and achieves higher levels of performance at the same time being a driver for the design of low cost GPS applications. The RoadRunner ASIC contains circuitry to simultaneous- ly track up to eight satellites. Each independent receiver channel within the ASIC can be commanded to acquire and continuously track a single spread spectrum signal using any of the GPS gold codes or the FAA WAASS PN codes. The ASIC performs the following major functions of a GPS receiver:

  • Samples the down converted IF signal with a 1 bit A/D converter
  • Down converts the signal to baseband by removal of the IF the carrier frequency
  • Signal de–spread with a replica PN code
  • Doppler wipe off
  • Provides digital in–phase and quadrature PROMPT and EARLY–minus–LATE outputs The microprocessor and software control each receiver channel independently, and step the channel through the satellite acquisition process until continuous track is achieved. The acquisition and tracking functions are com- pletely controlled by software, allowing for maximum flexibil- ity for system enhancement and integration while maintaining a cost effective implementation. Digital signal processing software running in the micropro- cessor controls the satellite tracking function by closing both code and phase/frequency tracking loops and converting the ASIC outputs into pseudorange and pseudorange–rate measurements, and decodes and stores the satellite broad- cast ephemeris and clock correction data for use in down stream data processing software. These measurements and data are subsequently used in the receiver’s PVT software (position, velocity, and time) in order to translate the range measurements and ephemeris data into user position coordinates. The RoadRunner’s extended features include:
  • Multiple microprocessor interface support (68330, 331, 332, 68HC000, 68EC000)
  • Full in–phase and quadrature outputs on PROMPT and EARLY minus LATE correlators
  • Supports FAA WAASS PN codes
  • Runs from 5.0 or 3.3 Volt power supply
  • On–chip Real Time Clock
  • On–chip UART
  • Inexpensive 68 pin package A top level block diagram of a typical GPS receiver using the RoadRunner ASIC is detailed in Figure 1.1. Five major subsystems are required to complete the design of a GPS receiver. These subsystems include an antenna/LNA, a RF downconverter (such as the Motorola MRFIC1502), a reference oscillator, the RoadRunner ASIC, and a micropro- cessor/memory system. When the RoadRunner ASIC is combined with the GT Oncore system software, the GPS receiver will receive, track, and decode data from up to 8 parallel satellites to provide high performance position, velocity, and time data to a user application. AND Figure 1.1 A Typical GPS Reciever Block Diagram with a RoadRunner ASIC PLL / VCO A/D

NON–VOLATILE RAM 32K X 8 128K X 8 REAL TIME CLOCK 32 kHz OSCILLATOR LPF BPF VCO TUNE BPF BPF LNA MRFIC1502 REF OSCL F–IF MPU INTERFACE UART MODULE I/O PORT MPU 68330 68331 68332 68000 68EC000 VRAM MPU_CLK A(7:0), D(7:0) PWR CLK GEN TEMP SENSOR SPI GPIO GLUELESS INTERFACE R/W, CS, ... 1–PPS CURRENT SENSOR PWM’S VCC SW WIPEOFF SAMPLE CLK I/O PORT

2.0 I/O Description and Top Level Block Diagram

Table 2.1 provides a list of the functional pins of the ASIC with the I/O type and a short description. Figure 2.1 shows the top level block diagram of the ASIC showing the connection of each pin to an internal functional block. ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Table 2.1 Input–Output Functional Pin Description ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Signal Name ÁÁÁÁÁ ÁÁÁÁÁ Pin# ÁÁÁ ÁÁÁ Type ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ

Description

ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ A23 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ A22 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ S21 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Address Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus & Special reset configure pin ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus & Special reset configure pin ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ D4 ÁÁÁÁÁ ÁÁÁÁÁ 50 ÁÁÁ ÁÁÁ I/OÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Bus ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ RAM_ROMCSL ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RAM Chip Select/ROM Chip Select ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ CSL_VPAL ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RR Chip Select/Valid Peripheral Address ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ AS_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Data Strobe ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ R_W_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Read/Write ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ FS2_DTACKL ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Sampled Clock/2 or Data Transfer Acknowledge ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ CS_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Spare Chip Select ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ MPU_CLK ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ MPU Clock ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ RESET_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Active Low Reset ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ DCD_IRQ_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ 1 kHz Interrupt ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ UART_IRQ_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ UART Interrupt ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ SPI_IRQ_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ SPI Interface Interrupt ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ OE_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Output Enable ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ RAM_CS_L ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RAM Chip Select ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ FS ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Sample Clock Input ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ FifL1 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ L1 IF Input Port (small signal, 1 bit A/D internal) ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ST ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Self Test Output ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ONE_PPS ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ 1PPS Output ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ MO_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ SPI Serial Data Output/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ MI_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ SPI Serial Data Input/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ SCK_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ SPI Clock Output/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ PWM1_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Pulse Width Modulated Output 1/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ PWM2_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Pulse Width Modulated Output 2/GPIO

ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Table 2.1 Input–Output Functional Pin Description (continued) ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁ ÁÁÁ Type ÁÁÁÁÁ ÁÁÁÁÁ Pin# ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ Signal Name ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ C32KI ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ 32 kHz Osc. Input ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ C32KO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ 32 kHz Osc. Output ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ ALARM ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Real Time Clock Timeout Signal ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ RXD_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Received Data Input/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ TXD_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Transmit Data Output/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ CTS_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Clear To Send Input/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ RTS_GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Request To Send Output/GPIO ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ GPIO ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ I/O ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ General Purpose I/O ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ GND ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 12, 13, 14, 17, 24, 25, 33, 45, 60 ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Ground ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ VDD ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 11, 15, 23, 41, 52, 63 ÁÁÁ Á Á Á ÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Correlator Circuit VDD ÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁ VDD_RTC ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁ ÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RTC/Oscl Circuits VDD A23–21, A7–A0 The upper three bits of the address bus are used for address decoding for the 68K interface. The lower 8 bits of the address bus is used as an offset to the RoadRunner base address. D7–D0 The 8–bit bidirectional data bus will be connected to either the upper or lower byte of the microprocessor data bus. D7 and D6 pins are special configuration inputs upon power–up reset. These two pins have pin state detectors that allow internal circuitry to configure the ASIC within 8 system clocks after the RESET_L pin transitions from low to high. These two pins control the MPU type (33x or 680x0), and the source of the MPU clock. RAM_ROMCSL In a 6833x microcontroller system, this pin is an input from the programmable chip select intended for RAM. The RoadRunner then provides RAM write protection while RESET_L is active. In a 680x0 system, this pin is an output as the ROM chip select which is active for a hardwired address range and upon Boot. CSL_VPAL In a 6833x controller system, this pin is an input from the programmable chip select intended to select the RoadRun- ner ASIC. The chip select is programmed with the RoadRunner base address. In a 680x0 system, this pin is the valid peripheral address signal connected directly to VPA on the 680x0. This signal will only be active when A23–A21 are all high to terminate an IACK cycle with an autovector, no external peripherals can use this address space in a 680x0 system. AS_L The address strobe input from the microprocessor is used to qualify address decoding in a 680x0 system and as a data strobe in any system for RoadRunner registers. R_W_L The controller read/write signal is used to differentiate read or write cycles when RoadRunner registers are addressed. It is also used to generate the output enable (OE_L) signal. FS2_DTACKL In a 6833x microcontroller system, this pin is the sample frequency divided by two. In a 680x0 system, this signal is the active low DTACK output to the 680x0. In a 680x0 system, DTACK will be generated for all address ranges except for when A23–A21 are all High. Some of these address ranges have DTACK generation with programmable wait states. CS_L This pin is a spare chip select output, it has a hard–wired address range of A23–A21 equal to “110”. For a 680x0 system, the DTACK for this address range can be pr ogrammed for 1, 2, 4, or 8 wait states. With the 6833x processor, DSACKs for this address range will have to be generated externally. A zero wait state peripheral should be used here, so that CS_L could be connected to a DSACK pin. MPU_CLK The MPU_CLK signal is generated by the RoadRunner to be the input clock for the microprocessor clock synthesizer. For a 6833x microcontroller based system, the frequency is FS/2 divided by 656. For 680x0 systems, this clock is FS divided by 3 or 4 Fs MPU MPU_CLK 38.192 MHz 33x 29.109 kHz 38.192 MHz 0x0 12.731/9.548 MHz RESET_L The reset signal to the RoadRunner will bring all pertinent parts of the RoadRunner to a known state upon power up. DCD_IRQ_L This is a 1 kHz interrupt signal.

UART_IRQ_L This is the interrupt output from the UART. It is a single interrupt representing all of the UART interrupt sources. SPI_IRQ_L This signal is an active low interrupt signal from the SPI circuit on the ASIC. OE_L The OE_L signal is an output enable signal used for RAM and ROM. RAM_CS_L This signal is a write protected RAM chip select signal. In a 6833x system, the RAM address space will be program- mable using a programmable chip select from the micropro- cessor and input on the RAM_ROMCSL signal. Internally, this signal is gated with the RESET_L signal, so that RAM_CS_L is forced high if RESET_L is low. In a 680x0 system the RAM address space is hardwired, and decoded within the RoadRunner. It will be inactive upon Boot. Fs The CMOS level sample frequency input clock is 38.192 MHz. FifL1 This signal is the small signal L1 IF analog input from the RFIC. An internal 1 bit A/D converter samples this input port at sample frequency of Fs. ST This signal is a self–test output signal. When configured into the self–test mode, the ASIC outputs the PN code generated from channel 1 mixed with Fs/4 and the NCO cosine output from channel 1, and provides the resulting signal on the ST output pin. This data can then be fed–back into the A/D converter or RF path in order to generate a signal that the system can detect. ONE_PPS This is the One Pulse Per Second output used for timing applications. It is also controllable via software to be a general purpose output signal. MO_GPIO Serial Peripheral Interface data output, or general purpose I/O pin. Default after reset is GPIO input. MI_GPIO Serial Peripheral Interface data input, or general purpose I/O pin. Default after reset is GPIO input. SCK_GPIO Serial Peripheral Interface clock output, or general pur- pose I/O pin. Default after reset is GPIO input. PWM1_GPIO Pulse width modulator output, or general purpose I/O pin. Default after reset is GPIO input. PWM2_GPIO Pulse width modulator output, or general purpose I/O pin. Default after reset is GPIO input. C32KI, C32KO The C32KI input and C32KO output are 32.768 kHz crystal oscillator signals, to generate a clock for the Real Time Clock. If the oscillator is external, then the clock signal should be input to the C32KI input. ALARM Real Time Clock timeout signal which could be used to wake up a system. RXD_GPIO This is the Received Data signal to the UART, or general purpose I/O pin. Default after reset is GPIO input. TXD_GPIO This is the Transmit Data signal from the UART, or general purpose I/O pin. Default after reset is GPIO input. CTS_GPIO This is the Clear To Send signal to the UART, or general purpose I/O pin. Default after reset is GPIO input. RTS_GPIO This is the Request To Send signal from the UART, or general purpose I/O pin. Default after reset is GPIO input.

3.0 Electrical Characteristics

DC Supply Voltage VDD –0.5 to +7.0 Vdc DC Supply Current IDD — mA Operating Ambient Temperature TA –40 to +105 C Storage Temperature Tstg –55 to 150 C

RECOMMENDED OPERATING CONDITIONS Characteristic Symbol Min Typ Max Unit ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Supply Voltage ÁÁÁÁÁ ÁÁÁÁÁ VDD ÁÁÁÁ ÁÁÁÁ 3.0 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ 5.5 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Input Voltage ÁÁÁÁÁ ÁÁÁÁÁ Vin ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ VDD ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Digital Current (VDD = 5.0 V) ÁÁÁÁÁ ÁÁÁÁÁ IDD ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RTC IDD ÁÁÁÁÁ ÁÁÁÁÁ IDD ÁÁÁÁ ÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ 1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Operating Temperature Range ÁÁÁÁÁ ÁÁÁÁÁ TA ÁÁÁÁ ÁÁÁÁ –40 ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁ +105 ÁÁÁÁÁÁ ÁÁÁÁÁÁ C DC CHARACTERISTICS (VDD = 5.0 V ±10%, TA = –40°C to 105°C) Characteristic Symbol Value Units ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Min High–Level Input Voltage ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ VIH ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 70% V DD ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Max Low–Level Input Voltage ÁÁÁÁÁ ÁÁÁÁÁ VIL ÁÁÁÁÁ ÁÁÁÁÁ 30% V DD ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Input Leakage Current, No Pull Up/Down Resistor ÁÁÁÁÁ ÁÁÁÁÁ Iin ÁÁÁÁÁ ÁÁÁÁÁ ±200 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Output Leakage Current, 3–State Output ÁÁÁÁÁ ÁÁÁÁÁ IOZ ÁÁÁÁÁ ÁÁÁÁÁ ±5.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Input Capacitance ÁÁÁÁÁ ÁÁÁÁÁ C in ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ pF DC ELECTRICAL CHARACTERISTICS Characteristic Test Cond Symbol Min Max Unit PINS 31, 56 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOH = 2.4 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOH ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ –1.5 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOL = 400 mV ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOL ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 2.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA PINS 32, 34, 35, 36, 40 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á Output Current High ÁÁÁÁÁÁ Á ÁÁÁÁ Á VDD = 3.0 V VOH = 2.4 V ÁÁÁÁÁ Á ÁÁÁ Á IOH ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁÁ Á ÁÁÁÁ Á –2.5 ÁÁÁÁÁÁ Á ÁÁÁÁ Á mA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOL = 400 mV ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOL ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 3.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA PINS 18, 19, 22, 46, 47, 48, 49, 50, 51, 53, 54, 57, 59, 61, 62, 64, 65 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOH = 2.4 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOH ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ –1.5 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Output Current Low ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V VOL = 400 mV ÁÁÁÁÁ ÁÁÁÁÁ IOL ÁÁÁÁÁ ÁÁÁÁÁ 2.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ mA PINS 10, 11, 22, 53, 54, 57, 59, 61, 62, 64, 65 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Input Pullup Current ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.0 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IIL ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –60 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ –10 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ 5.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA PINS 46, 47, 48, 49, 50, 51 ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage High ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ HIZ(on) ÁÁÁÁÁ ÁÁÁÁÁ –1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –5.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA PINS 20, 21, 26, 55 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOH = 2.4 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOH ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ –2.5 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Output Current Low ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V VOL = 400 mV ÁÁÁÁÁ ÁÁÁÁÁ IOL ÁÁÁÁÁ ÁÁÁÁÁ 3.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ mA

DC ELECTRICAL CHARACTERISTICS (continued) Characteristic UnitMaxMinSymbolTest Cond PINS 26, 55 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á Input Pullup Current ÁÁÁÁÁÁ Á ÁÁÁÁ Á VDD = 5.0 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á IIL ÁÁÁÁÁ Á ÁÁÁ Á –60.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á –10 ÁÁÁÁÁÁ Á ÁÁÁÁ Á µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ 5.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –5.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA PINS 20, 21 ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Pullup Current ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.0 V Vin = 0 V ÁÁÁÁÁ ÁÁÁÁÁ IIL ÁÁÁÁÁ ÁÁÁÁÁ –60.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ –10 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage High ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ(on) ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –1.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ 1.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA PINS 31, 56 ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Output Current Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 3.0 V VOL = 400 mV ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IOL ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ 2.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ mA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage High ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ HIZ ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 5.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Tri State Leakage Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ HIZ ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –5.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA PINS 1–8, 16, 27, 43, 44, 66, 67, 68 ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Leakage High ÁÁÁÁÁÁ ÁÁÁÁÁÁ Vin = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ IIH ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Leakage Low ÁÁÁÁÁÁ ÁÁÁÁÁÁ Vin = 0 V ÁÁÁÁÁ ÁÁÁÁÁ IIL ÁÁÁÁÁ ÁÁÁÁÁ –1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA PINS 28, 29 ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Leakage High ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.5 V Vin = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ IIH ÁÁÁÁÁ ÁÁÁÁÁ ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁ Á ÁÁÁÁÁÁÁÁÁÁÁ Input Leakage Low ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ VDD = 5.5 V Vin = 0 V ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ IIL ÁÁÁÁÁ Á ÁÁÁ Á ÁÁÁÁÁ –1.0 ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ ÁÁÁÁÁÁ Á ÁÁÁÁ Á ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Osc Thres 3.0 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V ÁÁÁÁÁ ÁÁÁÁÁ Vth3v ÁÁÁÁÁ ÁÁÁÁÁ 1.23 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.59 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ DC Gain 3.0 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V ÁÁÁÁÁ ÁÁÁÁÁ Dcg3v ÁÁÁÁÁ ÁÁÁÁÁ 14.7 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 30.6 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ GM 3.0 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V ÁÁÁÁÁ ÁÁÁÁÁ Gm3v ÁÁÁÁÁ ÁÁÁÁÁ 3.78e–4 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.02e–3 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Osc Thres 5.5 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ Vth5.5v ÁÁÁÁÁ ÁÁÁÁÁ 2.33 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 2.92 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ DC Gain 5.5 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ Dcg5.5v ÁÁÁÁÁ ÁÁÁÁÁ 15.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 46.0 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ GM 5.5 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V ÁÁÁÁÁ ÁÁÁÁÁ Gm5.5v ÁÁÁÁÁ ÁÁÁÁÁ 9.97e–4 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 2.86e–3 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V PIN 10 ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Bias Current ÁÁÁÁÁÁ ÁÁÁÁÁÁ Vin = 5.5 V ÁÁÁÁÁ ÁÁÁÁÁ IIH ÁÁÁÁÁ ÁÁÁÁÁ 197 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 348 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Bias Current ÁÁÁÁÁÁ ÁÁÁÁÁÁ Vin = 0 V ÁÁÁÁÁ ÁÁÁÁÁ IIL ÁÁÁÁÁ ÁÁÁÁÁ –349 ÁÁÁÁÁÁ ÁÁÁÁÁÁ –199 ÁÁÁÁÁÁ ÁÁÁÁÁÁ µA ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Vself–bias 3.0 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 3.0 V ÁÁÁÁÁ ÁÁÁÁÁ Vslf3v ÁÁÁÁÁ ÁÁÁÁÁ 1.2 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 1.88 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Vself–bias 5.0 V ÁÁÁÁÁÁ ÁÁÁÁÁÁ VDD = 5.0 V ÁÁÁÁÁ ÁÁÁÁÁ Vslf5v ÁÁÁÁÁ ÁÁÁÁÁ 2.41 ÁÁÁÁÁÁ ÁÁÁÁÁÁ 3.59 ÁÁÁÁÁÁ ÁÁÁÁÁÁ V

4.0 Minimum/Maximum I/O Timing Characteristics

AC ELECTRICAL CHARACTERISTICS (VDD = 5.0 V ±10%, TA = –30°C to 100°C) Characteristic Min Max Unit ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ FS High to ONE_PPS High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ FS High to ONE_PPS Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ FS, FS2_DTACKL High to MPU_CLK High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ FS, FS2_DTACKL High/Low to MPU_CLK Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to CS_L Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to CS_L High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to OE_L Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to OE_L High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RAM_ROMCSL Low to RAM_CS_L Low (68331) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RAM_ROMCSL High to RAM_CS_L High (68331) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to RAM_CS_L Low (68EC000) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to RAM_CS_L High (68EC000) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ RESET_L Low to RAM_CS_L High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to D7–D0 Valid (Read Cycle) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to D7–D0 Invalid (Read Cycle) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to D7–D0 High–Z (Read Cycle) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ D7–D0 Setup wrt AS_L High (Write Cycle) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ D7–D0 Hold wrt AS_L High (Write Cycle) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to FS2_DTACKL Low (68EC000, 0 Wait State) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to FS2_DTACKL High (68EC000) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ FS High to FS2_DTACKL Low (68EC000, >0 Wait States) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Low to CSL_VPAL Low (68EC000) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L High to CSL_VPAL High (68EC000) ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ R_W_L Setup wrt AS_L Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ R_W_L Hold wrt AS_L High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ A23–A21,A7–A0 Setup wrt AS_L Low ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ A23–A21,A7–A0 Hold wrt AS_L High ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ AS_L Pulse Width ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ns

CASE 779–02 ISSUE C NOTES: 1. DATUMS L, M, AND N DETERMINED WHERE TOP OF LEAD SHOULDER EXITS PLASTIC BODY AT MOLD PARTING LINE. 2. DIMENSION G1, TRUE POSITION TO BE MEASURED AT DATUM T, SEATING PLANE. 3. DIMENSIONS R AND U DO NOT INCLUDE MOLD FLASH. ALLowABLE MOLD FLASH IS 0.010 PER SIDE. 4. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 5. CONTROLLING DIMENSION: INCH. 6. THE PACKAGE TOP MAY BE SMALLER THAN THE PACKAGE BOTTOM BY UP TO 0.012. DIMENSIONS R AND U ARE DETERMINED AT THE OUTERMOST EXTREMES OF THE PLASTIC BODY EXCLUSIVE OF MOLD FLASH, TIE BAR BURRS, GATE BURRS AND INTERLEAD FLASH, BUT INCLUDING ANY MISMATCH BETWEEN THE TOP AND BOTTOM OF THE PLASTIC BODY. 7. DIMENSION H DOES NOT INCLUDE DAMBAR PROTRUSION OR INTRUSION. THE DAMBAR PROTRUSION(S) SHALL NOT CAUSE THE H DIMENSION TO BE GREATER THAN 0.037. THE DAMBAR INTRUSION(S) SHALL NOT CAUSE THE H DIMENSION TO BE SMALLER THAN 0.025. –N– –L– –M– BRKY W V D D 68 1 A R G E J VIEW S C Z SL–MM0.007 N ST 0.004 –T– SEATING PLANE X Z VIEW D–D U B DIM MIN MAX INCHES A 0.985 0.995 B 0.985 0.995 C 0.165 0.180 E 0.090 0.110 F 0.013 0.019 G 0.050 BSC H 0.026 0.032 J 0.020 ––– K 0.025 ––– R 0.950 0.956 U 0.950 0.956 V 0.042 0.048 W 0.042 0.048 X 0.042 0.056 Y ––– 0.020 Z 2 10 G1 0.910 0.930 K1 0.040 ––– /C0095/C0095 K F H VIEW S SL–MM0.007 N ST SL–MS0.010 N ST SL–MM0.007 N ST SL–MM0.007 N ST SL–MM0.007 N ST SL–MM0.007 N ST SL–MS0.010 N ST

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. Mfax is a trademark of Motorola, Inc. How to reach us: USA / EUROPE / Locations Not Listed: Motorola Literature Distribution;JAPAN : Nippon Motorola Ltd.: SPD, Strategic Planning Office, 4–32–1, P.O. Box 5405, Denver, Colorado 80217. 303–675–2140 or 1–800–441–2447 Nishi–Gotanda, Shinagawa–ku, Tokyo 141, Japan. 81–3–5487–8488 – US & Canada ONLY 1–800–774–1848 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298 INTERNET : http://motorola.com/sps MCS38140PG05C/D◊