MCD221 MOTOROLA | Alldatasheet

Document overview

  • Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
  • PDF pages: 10

Technical content

2–1 MOTOROLA Technical Summary /C0067/C0068/C0263/C0073/C0110/C0116/C0101/C0114/C0102/C0097/C0099/C0101 /C0097/C0110/C0100 /C0065/C0117/C0100/C0105/C0111 /C0080/C0114/C0111/C0099/C0101/C0115/C0115/C0111/C0114 /C0040/C0067/C0073/C0065/C0080/C0041 This technical summary provides a brief description of the MCD221 CD–Interface and Audio Processor. A complete data sheet for the MCD221 is available and can be ordered from your local Motorola sales office. The order number is MCD221/D. The MCD221 has two main functions. The first is to form an interface between a CD drive unit and a CD–i or Photo–CD player. The connection to the drive is designed for both applications and can be either a Digital Out (EBU standard) interface, or an I2S plus subcode interface. The host interface can be either a 68000 interface for CD–i players, or a serial (SPI) interface for Photo–CD. The second function of the MCD221 is to decode ADPCM (CD–i base case) audio, to perform audio mixing functions as specified in the Green Book, and to be able to add external audio to the base case audio. The MCD221 can also be used for handling the ADPCM decoding for Photo–CD. The main features of the MCD221 are as follows:

  • Accepts Audio Inputs in I2S Format (MPEG1) for Mixing with CIAP Internal Audio
  • Output Can Be Either I2S or SONY Format
  • Data Input Rate Can Be Up to 2 Times Normal Speed
  • Can Connect to a Host via Either a 68K or Serial Interface
  • 80–Pin Quad Flat Pack (QFP) NOTE: Supply of this Video–CD IC does not convey an implied license under any patent right to use this IC in any Video–CD application. CD–i is a registered trademark of Philips Consumer Electronics. Order this document by MCD221TS/D /C0077/C0079/C0084/C0079/C0082/C0079/C0076/C0065 SEMICONDUCTOR TECHNICAL DATA /C0077/C0067/C0068/C0050/C0050/C0049 FU SUFFIX QFP PACKAGE CASE 841B–01

ORDERING INFORMATION

 Motorola, Inc. 1995 REV 0

2–2 PIN ASSIGNMENT ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎ ÎÎ Î Î Î Î Î Î ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ Î Î Î Î Î Î ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ Î Î ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ Î Î Î Î Î Î ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ ÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎÎ ÎÎ ÎÎ ÎÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎÎ ÎÎ ÎÎ ÎÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ 2180 4160 1 20 D13 D12 D11 D10 VSS VDD VSS VDD TESTMODE RESET A13 TDI TDO TMS TCK VDD VSS INT IACK REQ ACK RDY DONE VDD VSS CS ISEL NC SYSCLK2 SYS_CLK_OUT SCLK MOSI MISO MODE_1 MODE_0 VDD VSS DAOUT CLOUT WSOUT XDAI XWSI XCLI SUBCODE/EBU EFI CLI WSI DAI VSS V DD D14 D15 V DD V SS DTACK R/W V DD V SS A10 A11 A12

2–3 MOTOROLA PIN DESCRIPTIONS SIGNAL DESCRIPTIONS Host Interface Mnemonic Type Name and Function A[13 … 1] O System Address Bus. The address must be stable before CS is asserted. Active HIGH. D[15 … 0] B System Data Bus. The data lines must be stable when CS is active during a write and before DTACK is asserted during a read. Tri–state. CS I Chip Select. Used to access the CIAP internal registers and buffers. Active LOW. R/W I Read/Write . Indicates the direction of the data transfer. When LOW, the transfer is to the CIAP. DTACK B Data Transfer Acknowledge. Active LOW. During normal host access, DTACK is an output indicating that data has been put on (read cycles) or read from (write cycles) the data bus. (Active pullup.) During DMA, DTACK is an input indicating that the memory has put data on the data bus. INT O Interrupt. Released when the interrupt status register is read. Active LOW. IACK I Interrupt Acknowledge. Active LOW. REQ O DMA Request. Active LOW. ACK I Acknowledge. DMA handshake signal indicating that the bus is available for data transfer. Active LOW. RDY O Ready. DMA handshake signal indicating that the CIAP has completed the data transfer. Tri–state. Active LOW. When released by the CIAP, the output is forced high for a few nanoseconds before it is made tri–state. DONE I Done. Indicates the last transfer of a DMA burst. Active LOW. Serial Interface Mnemonic Type Name and Function ÎÎÎÎÎÎ ÎÎÎÎÎÎ SCLK ÎÎÎ ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Serial Clock. ÏÏÏÏÏÏ ÏÏÏÏÏÏ MOSI ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Serial Data. Master out, slave in. ÎÎÎÎÎÎ ÎÎÎÎÎÎ MISO ÎÎÎ ÎÎÎ O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Serial Data. Master in, slave out. ÏÏÏÏÏÏ Ï ÏÏÏÏ Ï Ï ÏÏÏÏ Ï ÏÏÏÏÏÏ MODE_0, MODE_1 ÏÏÏ Ï Ï Ï Ï Ï Ï ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Serial Interface MODE bits. 00 = Write selected register 01 = Read selected register 10 = Write address 11 = No action Data Input Mnemonic Type Name and Function ÏÏÏÏÏÏ ÏÏÏÏÏÏ CLI ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Serial Bit Clock Input. ÏÏÏÏÏÏ ÏÏÏÏÏÏ WSI ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Word Clock Input. ÏÏÏÏÏÏ ÏÏÏÏÏÏ DAI ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Serial Data Input. ÏÏÏÏÏÏ ÏÏÏÏÏÏ EFI ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Error Flag Input. ÏÏÏÏÏÏ ÏÏÏÏÏÏ SUBCODE/EBU ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Subcode (P … W) serial data input or EBU input for both main channel and subchannel. External Audio Interface Mnemonic Type Name and Function ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ XCLI ÎÎÎ Î Î Î ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ External Audio Serial Bit Clock Input. When not used, the pin must be connected to VCC or VSS . ÏÏÏÏÏÏ Ï ÏÏÏÏ Ï ÏÏÏÏÏÏ XWSI ÏÏÏ Ï Ï Ï ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ External Audio Word Clock Input. When not used, the pin must be connected to VCC or VSS . ÎÎÎÎÎÎ ÎÎÎÎÎÎ XDAI ÎÎÎ ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ External Audio Data Input. When not used, the pin must be connected to VCC or VSS .

2–4 Audio Output Interface Mnemonic Type Name and Function ÎÎÎÎÎÎ ÎÎÎÎÎÎ CLOUT ÎÎÎ ÎÎÎ O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio Output Serial Clock. ÎÎÎÎÎÎ ÎÎÎÎÎÎ WSOUT ÎÎÎ ÎÎÎ O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio Output Word Clock. ÎÎÎÎÎÎ ÎÎÎÎÎÎ DAOUT ÎÎÎ ÎÎÎ O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio Output Serial Data. General Mnemonic Type Name and Function ÎÎÎÎÎÎ ÎÎÎÎÎÎ SYS_CLK_OUT ÎÎÎ ÎÎÎ O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ 16.9344 MHz System Clock Output. ÏÏÏÏÏÏ Ï ÏÏÏÏ Ï ÏÏÏÏÏÏ SYSCLK2 ÏÏÏ Ï Ï Ï ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Double System Clock Frequency Input. Input for an oscillator with a frequency of 33.8688 MHz. ÎÎÎÎÎÎ ÎÎÎÎÎÎ RESET ÎÎÎ ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Reset. Global reset for the CIAP. Active LOW. ÏÏÏÏÏÏ Ï ÏÏÏÏ Ï ÏÏÏÏÏÏ ISEL ÏÏÏ Ï Ï Ï ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Interface Select. 0 = Serial interface (no parallel access possible) 1 = 68000 interface (no serial access possible) ÎÎÎÎÎÎ ÎÎÎÎÎÎ TDI ÎÎÎ ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Test Data Input. (Boundary scan input pin.) ÏÏÏÏÏÏ ÏÏÏÏÏÏ TDO ÏÏÏ ÏÏÏ O ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Test Data Output. (Boundary scan output pin.) ÎÎÎÎÎÎ ÎÎÎÎÎÎ TCK ÎÎÎ ÎÎÎ I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Test Clock. (Boundary scan input pin.) ÏÏÏÏÏÏ ÏÏÏÏÏÏ TMS ÏÏÏ ÏÏÏ I ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Test Mode Select. (Boundary scan input pin.) ÎÎÎÎÎÎ Î ÎÎÎÎ Î TESTMODE ÎÎÎ Î Î Î O ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î When 0, the CIAP is operational. When 1, the CIAP is in test mode.

2–5 MOTOROLA FUNCTIONAL DESCRIPTION DATA FLOW DIAGRAM DATA INPUT (DI)CD DATA IN AUDIO PROCESSOR (AP) HOST INTERFACE (HI) CONTROLLER (MC ) MCD221 CIAP EXTERNAL AUDIO IN AUDIO OUT 68xxx HOST INTERFACE The MCD221 Data Flow Diagram should be used in con- junction with the following notes which outline the function of the various blocks within the device:

  • The data input module consists of two parts; a main chan- nel decoder and a subchannel decoder. Both decoders can be active at the same time. The main channel decoder can be in different modes; CD–DA mode, CD–ROM mode, or CD–i mode.
  • The audio processor module accepts an external audio input and, after processing, generates an audio output.
  • The microcode controller interface takes care of accept- ing commands and passing data to the different parts of the audio processing unit.
  • The host interface takes care of addressing the internal registers and buffers. The CIAP can interface with two pos- sible hosts; a 68000 type host or a microcontroller that in- terfaces via a serial link.

2–6 REGISTER MEMORY MAP Table 1. Registers and Buffers

Description

ÎÎÎÎÎ ÎÎÎÎÎ 0000 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ADPCM buffer 0 ÏÏÏÏÏ ÏÏÏÏÏ 08FE ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ADPCM buffer 0 ÎÎÎÎÎ ÎÎÎÎÎ 0900 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ADPCM buffer 1 ÏÏÏÏÏ ÏÏÏÏ Ï 11FE ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ADPCM buffer 1 ÎÎÎÎÎ ÎÎÎÎÎ 1200 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DATA buffer 0 ÏÏÏÏÏ ÏÏÏÏÏ 1B22 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DATA buffer 0 ÎÎÎÎÎ ÎÎÎÎÎ 1B24 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Q –buffer 0 ÏÏÏÏÏ ÏÏÏÏÏ 1B2C ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Q –buffer 0 ÎÎÎÎÎ ÎÎÎÎÎ 1B2E ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ R W buffer 0 ÏÏÏÏÏ ÏÏÏÏÏ 1B8C ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ R … W buffer 0 ÎÎÎÎÎ ÎÎÎÎÎ 1BC2 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DATA buffer 1 ÏÏÏÏÏ ÏÏÏÏÏ 24E4 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DATA buffer 1 ÎÎÎÎÎ ÎÎÎÎÎ 24E6 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Q –buffer 1 ÏÏÏÏÏ ÏÏÏÏÏ 24EE ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Q –buffer 1 ÎÎÎÎÎ ÎÎÎÎÎ 24F0 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ R W buffer 1 ÏÏÏÏÏ ÏÏÏÏÏ 254E ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ R … W buffer 1 ÎÎÎÎÎ ÎÎÎÎÎ 2584 ÎÎÎÎÎÎ ÎÎÎÎÎÎ IER ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Interrupt enable register ÏÏÏÏÏ ÏÏÏÏÏ 2586 ÏÏÏÏÏÏ ÏÏÏÏÏÏ ISR ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Interrupt status register ÎÎÎÎÎ ÎÎÎÎ Î 2588 ÎÎÎÎÎÎ Î ÎÎÎÎ Î TACS ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Temporal audio channel select register ÏÏÏÏÏ ÏÏÏÏÏ 258A ÏÏÏÏÏÏ ÏÏÏÏÏÏ AACS ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Actual audio channel select register ÎÎÎÎÎ ÎÎÎÎÎ 258C ÎÎÎÎÎÎ ÎÎÎÎÎÎ TCM1 ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Temporal channel mask register ÏÏÏÏÏ ÏÏÏÏÏ 258E ÏÏÏÏÏÏ ÏÏÏÏÏÏ ACM1 ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Actual channel mask register 1 ÎÎÎÎÎ ÎÎÎÎÎ 2590 ÎÎÎÎÎÎ ÎÎÎÎÎÎ ACM2 ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Actual channel mask register 2 ÏÏÏÏÏ ÏÏÏÏÏ 2592 ÏÏÏÏÏÏ ÏÏÏÏÏÏ FILE ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ File selection register ÎÎÎÎÎ ÎÎÎÎÎ 2594 ÎÎÎÎÎÎ ÎÎÎÎÎÎ BMAN ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Buffer management register ÏÏÏÏÏ ÏÏÏÏÏ 2596 ÏÏÏÏÏÏ ÏÏÏÏÏÏ CCR ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ CIAP control register ÎÎÎÎÎ ÎÎÎÎÎ 259A ÎÎÎÎÎÎ ÎÎÎÎÎÎ A_SHDW ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ADPCM shadow register ÏÏÏÏÏ ÏÏÏÏÏ 25A0 ÏÏÏÏÏÏ ÏÏÏÏÏÏ AP_Left ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Audio processor unit left register ÎÎÎÎÎ ÎÎÎÎÎ 25A2 ÎÎÎÎÎÎ ÎÎÎÎÎÎ AP_Right ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio processor unit right register ÏÏÏÏÏ ÏÏÏÏÏ 25A4 ÏÏÏÏÏÏ ÏÏÏÏÏÏ AP_Vol ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Audio processor unit volume register ÎÎÎÎÎ ÎÎÎÎÎ 25A6 ÎÎÎÎÎÎ ÎÎÎÎÎÎ APCR ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio processor control register ÏÏÏÏÏ ÏÏÏÏ Ï 25A8 ÏÏÏÏÏÏ Ï ÏÏÏÏ Ï ACONF ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Ï Audio configuration register ÎÎÎÎÎ ÎÎÎÎÎ 25AA ÎÎÎÎÎÎ ÎÎÎÎÎÎ ASTAT ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Audio processor status register ÏÏÏÏÏ ÏÏÏÏÏ 25C0 ÏÏÏÏÏÏ ÏÏÏÏÏÏ ICR ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Interrupt control register ÎÎÎÎÎ ÎÎÎÎÎ 25C2 ÎÎÎÎÎÎ ÎÎÎÎÎÎ DMACTL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DMA control register ÏÏÏÏÏ ÏÏÏÏÏ 25FE ÏÏÏÏÏÏ ÏÏÏÏÏÏ DLOAD ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ Download register

2–7 MOTOROLA ELECTRICAL SPECIFICATIONS OPERATING RANGE The limits for operating the device are as follows: ABSOLUTE MAXIMUM RATINGS* (Voltages Referenced to VSS , Unless Otherwise Noted) ÁÁÁÁ ÁÁÁÁ Symbol ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Parameter ÁÁÁÁ ÁÁÁÁ Min ÁÁÁÁ ÁÁÁÁ Max ÁÁÁ ÁÁÁ Unit ÁÁÁÁ ÁÁÁÁ VDD ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Supply Voltage ÁÁÁÁ ÁÁÁÁ – 0.5 ÁÁÁÁ ÁÁÁÁ + 7.0 ÁÁÁ ÁÁÁ V ÁÁÁÁ ÁÁÁÁ VI ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Input Voltage ÁÁÁÁ ÁÁÁÁ – 1.5 ÁÁÁÁ ÁÁÁÁ VDD + 1.5 ÁÁÁ ÁÁÁ V ÁÁÁÁ ÁÁÁÁ VO ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Output Voltage ÁÁÁÁ ÁÁÁÁ – 0.5 ÁÁÁÁ ÁÁÁÁ VDD + 0.5 ÁÁÁ ÁÁÁ V ÁÁÁÁ ÁÁÁÁ IO ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Output Current ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ± 25 ÁÁÁ ÁÁÁ mA ÁÁÁÁ ÁÁÁÁ Pd ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Power Dissipation ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ ÁÁÁÁ 1200 ÁÁÁ ÁÁÁ mW ÁÁÁÁ ÁÁÁÁ Tstg ÁÁÁÁÁÁÁÁÁÁÁ ÁÁÁÁÁÁÁÁÁÁÁ Storage Temperature ÁÁÁÁ ÁÁÁÁ – 65 ÁÁÁÁ ÁÁÁÁ + 150 ÁÁÁ ÁÁÁ * Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section. DC ELECTRICAL CHARACTERISTICS (VDD = 5 V ± 10%, VSS = 0 V, TA = 0 to + 70°C, Unless Otherwise Noted) ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎÎÎÎ ÎÎÎÎÎÎ Conditions ÎÎÎÎ ÎÎÎÎ Min ÎÎÎÎÎ ÎÎÎÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Operating Supply Current ÎÎÎÎ ÎÎÎÎ IDD ÎÎÎÎÎÎ ÎÎÎÎÎÎ

33.8688 MHz

ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ tba ÎÎÎ ÎÎÎ mA ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Input Voltage (TTL Input) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VIH VIL ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.0 ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 0.8 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Output Voltage (8 mA) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOH VOL ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 3.5 ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 0.4 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Output Voltage (16 mA) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOH VOL ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 3.5 ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 0.4 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Power Dissipation ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ tba ÎÎÎ ÎÎÎ mW This device contains protection circuitry to guard against damage due to high static volt- ages or electric fields. However, precautions must be taken to avoid applications of any volt- age higher than maximum rated voltages to this high–impedance circuit.

2–8 APPLICATION EXAMPLES CIAP/CD–DRIVE ARCHITECTURE In conjunction with a suitable microcontroller, MC68HC05 (IKAT), the MCD221 provides the functionality to connect an MC68xxx host processor to a CD–Drive. The MCD221 de- codes both main and subchannel CD data and plays both ADPCM and CDDA audio. External I2S format audio (e.g., MPEG1) may be input and mixed with the CIAP audio. CIAP audio output can be in either I2S or Sony formats. CD DRIVE BIDIRECTIONAL CONTROL INTERFACE I2S MAIN CHANNEL DATA SUBCHANNEL DATA EXTERNAL AUDIO IN 68xxx HOST INTERFACE I2S AUDIO OUT DAC L R EXTERNAL AUDIO SOURCE (e.g., MCD270 MPEG DECODER) MC68HC05 (IKAT) MCD221 CIAP (CD INTERFACE PLUS AUDIO PROCESSOR)

2–9 MOTOROLA FU SUFFIX CASE 841B–01 PACKAGE DIMENSIONS MIN MIN MAX MAX MILLIMETERS INCHES DIM A B C D E F G H J K L M N P Q R S T U V W X 13.90 13.90 2.15 0.22 2.00 0.22 0.13 0.65 0.13 0.13 16.95 0.13 16.95 0.35 14.10 14.10 2.45 0.38 2.40 0.33 0.25 0.23 0.95 0.17 0.30 17.45 17.45 0.45 0.547 0.547 0.084 0.009 0.079 0.009 0.005 0.026 0.005 0.005 0.667 0.005 0.667 0.014 0.555 0.555 0.096 0.015 0.094 0.013 0.010 0.009 0.037 0.007 0.012 0.687 0.687 0.018 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DATUM PLANE -H- IS LOCATED AT BOTTOM OF LEAD AND IS COINCIDENT WITH THE LEAD WHERE THE LEAD EXITS THE PLASTIC BODY AT THE BOTTOM OF THE PARTING LINE. 4. DATUMS -A-, -B- AND -D- TO BE DETERMINED AT DATUM PLANE -H-. 5. DIMENSIONS S AND V TO BE DETERMINED AT SEATING PLANE -C-. 6. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE PROTRUSION IS 0.25 (0.010) PER SIDE. DIMENSIONS A AND B DO INCLUDE MOLD MISMATCH AND ARE DETERMINED AT DATUM PLANE -H-. 7. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. P -A,B,D- B B DETAIL A F D N SECTION B-B J -H-DATUM PLANE DETAIL C K Q R T W X U 0.01 (0.004) -H- DATUM PLANE 12 0 DETAIL C SEATING PLANE -C- M C H M G -B--A- -D- B A L S V L E DETAIL A H0.20 (0.008) A–B D S SM A–B0.05 (0.002) S SM C0.20 (0.008) A–B D S SM 0.20 (0.008) C A–B D 0.05 (0.002) A–B M S S 0.65 BSC 0.026 BSC 12.35 BSC 0.486 BSC 0.325 BSC 0.013 BSC 1.6 REF 0.06 REF 0.20 (0.008) H A–B DMS S

2–10 Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters can and do vary in different applications. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. Literature Distribution Centers: USA: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. EUROPE: Motorola Ltd.; European Literature Centre; 88 Tanners Drive, Blakelands, Milton Keynes, MK14 5BP, England. JAPAN: Nippon Motorola Ltd.; 4-32-1, Nishi-Gotanda, Shinagawa-ku, Tokyo 141, Japan. /C0042/C0077/C0067/C0068/C0050/C0050/C0049/C0084/C0083/C0047/C0068/C0042