MC54-74HC160A

MC54-74HC160A MOTOROLA | Alldatasheet

Document overview

• Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
• PDF pages: 14

Technical content

/C0077/C0079/C0084/C0079/C0082/C0079/C0076/C0065 SEMICONDUCTOR TECHNICAL DATA 1 REV 0 Motorola, Inc. 1996 /C0080/C0114/C0111/C0100/C0117/C0099/C0116 /C0080/C0114/C0101/C0118/C0105/C0101/C0119 /C0080/C0114/C0101/C0115/C0101/C0116/C0116/C0097/C0098/C0108/C0101 /C0067/C0111/C0117/C0110/C0116/C0101/C0114/C0115 High–Performance Silicon–Gate CMOS The MC54/74HC160A and HC162A are identical in pinout to the LS160 and LS162, respectively. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs. The HC160A and HC162A are programmable BCD counters with asynchronous and synchronous Reset inputs, respectively.

• Output Drive Capability: 10 LSTTL Loads
• Outputs Directly Interface to CMOS, NMOS, and TTL
• Operating Voltage Range: 2 to 6 V
• Low Input Current: 1 µA
• High Noise Immunity Characteristic of CMOS Devices
• In Compliance with the Requirements Defined by JEDEC Standard No. 7A
• Chip Complexity: 234 FETs or 58.5 Equivalent Gates LOGIC DIAGRAM PIN 16 = VCC PIN 8 = GND 14 Q0

15 RIPPLE

ÎÎÎÎ ÎÎÎ Î ÎÎÎÎ Device ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Count Mode ÎÎÎÎÎ Î ÎÎÎÎ ÎÎÎÎÎ Reset Mode ÎÎÎÎ ÎÎÎÎ HC160 ÎÎÎÎ ÎÎÎÎ BCD ÎÎÎÎÎ ÎÎÎÎÎ Asynchronous ÎÎÎÎ ÎÎÎÎ HC162 ÎÎÎÎ ÎÎÎÎ BCD ÎÎÎÎÎ ÎÎÎÎÎ Synchronous This document contains information on a product under development. Motorola reserves the right to change or discontinue this product without notice. /C0077/C0067/C0053/C0052/C0047/C0055/C0052/C0072/C0067/C0049/C0054/C0048/C0065 /C0077/C0067/C0053/C0052/C0047/C0055/C0052/C0072/C0067/C0049/C0054/C0050/C0065 PIN ASSIGNMENT 125 RESET CLOCK GND RIPPLE CARRY OUT VCC ENABLE P ENABLE T LOAD D SUFFIX SOIC PACKAGE CASE 751B–05 N SUFFIX PLASTIC PACKAGE CASE 648–08

ORDERING INFORMATION

CASE 620–10 Inputs Output Clock Reset* Load Enable P Enable T Q L X X X Reset H L X X Load Preset Data H H H H Count H H L X No Count H H X L No Count FUNCTION TABLE * HC162A only. HC160A is an Asynchronous Reset Device H = high level L = low level X = don’t care

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MAXIMUM RATINGS* ÎÎÎ ÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎÎÎ ÎÎÎÎÎÎ Value ÎÎÎ ÎÎÎ Unit ÎÎÎ ÎÎÎ VCC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Voltage (Referenced to GND) ÎÎÎÎÎÎ ÎÎÎÎÎÎ – 0.5 to + 7.0 ÎÎÎ ÎÎÎ V ÎÎÎ ÎÎÎ Vin ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Voltage (Referenced to GND) ÎÎÎÎÎÎ ÎÎÎÎÎÎ – 0.5 to VCC + 0.5 ÎÎÎ ÎÎÎ V ÎÎÎ ÎÎÎ Vout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Output Voltage (Referenced to GND) ÎÎÎÎÎÎ ÎÎÎÎÎÎ – 0.5 to VCC + 0.5 ÎÎÎ ÎÎÎ V ÎÎÎ ÎÎÎ Iin ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Current, per Pin ÎÎÎÎÎÎ ÎÎÎÎÎÎ ± 20 ÎÎÎ ÎÎÎ mA ÎÎÎ ÎÎÎ Iout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Output Current, per Pin ÎÎÎÎÎÎ ÎÎÎÎÎÎ ± 25 ÎÎÎ ÎÎÎ mA ÎÎÎ ÎÎÎ ICC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Current, VCC and GND Pins ÎÎÎÎÎÎ ÎÎÎÎÎÎ ± 50 ÎÎÎ ÎÎÎ mA ÎÎÎ Î Î Î ÎÎÎ PD ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Power Dissipation in Still Air, Plastic or Ceramic DIP† ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ 750 500 ÎÎÎ Î Î Î ÎÎÎ mW ÎÎÎ ÎÎÎ Tstg ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Storage Temperature ÎÎÎÎÎÎ ÎÎÎÎÎÎ – 65 to + 150 ÎÎÎ ÎÎÎ /C0095C ÎÎÎ Î Î Î ÎÎÎ TL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP) ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ 260 300 ÎÎÎ Î Î Î ÎÎÎ /C0095C * Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions. †Derating — Plastic DIP: – 10 mW//C0095C from 65/C0095 to 125/C0095C Ceramic DIP: – 10 mW//C0095C from 100/C0095 to 125/C0095C For high frequency or heavy load considerations, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D). RECOMMENDED OPERATING CONDITIONS ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎ ÎÎÎ Min ÎÎÎ ÎÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎ ÎÎÎÎ VCC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Voltage (Referenced to GND) ÎÎÎ ÎÎÎ 2.0 ÎÎÎ ÎÎÎ 6.0 ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ Vin, Vout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Voltage, Output Voltage (Referenced to GND) ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ VCC ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ TA ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Operating Temperature, All Package Types ÎÎÎ ÎÎÎ – 55 ÎÎÎ ÎÎÎ + 125 ÎÎÎ ÎÎÎ /C0095C ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tr, tf ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Input Rise and Fall Time V CC = 2.0 V (Figure 1) V CC = 4.5 V VCC = 6.0 V ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1000 500 400 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high–impedance cir- cuit. For proper operation, Vin and Vout should be constrained to the range GND /C0118 (Vin or Vout) /C0118 VCC . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or VCC ). Unused outputs must be left open.

MC54/74HC160A MC54/74HC162A High–Speed CMOS Logic Data DL129 — Rev 6

3 MOTOROLA

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND) ÎÎÎÎ ÎÎÎÎ Sb l ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ P ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ T C di i ÎÎÎÎ ÎÎÎÎ V ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎ ÎÎÎ Ui ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Test Conditions ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VCC V ÎÎÎ Î ÎÎ ÎÎÎ – 55 to 25/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 85/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 125/C0095C ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î VIH ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î Minimum High–Level Input Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î Vout = 0.1 V or VCC – 0.1 V |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ 1.5 2.1 3.15 4.2 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î 1.5 2.1 3.15 4.2 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î 1.5 2.1 3.15 4.2 ÎÎÎ Î Î Î Î Î Î V ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIL ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Low–Level Input Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vout = 0.1 V or VCC – 0.1 V |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 0.5 0.9 1.35 1.8 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.5 0.9 1.35 1.8 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.5 0.9 1.35 1.8 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VOH ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Minimum High–Level Output Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 1.9 4.4 5.9 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1.9 4.4 5.9 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1.9 4.4 5.9 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 2.4 m |Iout| /C0118 4.0 mA |Iout| /C0118 5.2 mA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 3.0 4.5 6.0 ÎÎÎ Î ÎÎ ÎÎÎ 2.48 3.98 5.48 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.34 3.84 5.34 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.20 3.70 5.20 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOL ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Low–Level Output Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.0 4.5 6.0 ÎÎÎ Î ÎÎ ÎÎÎ 0.1 0.1 0.1 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.1 0.1 0.1 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.1 0.1 0.1 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 2.4 m |Iout| /C0118 4.0 mA |Iout| /C0118 5.2 mA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 3.0 4.5 6.0 ÎÎÎ Î ÎÎ ÎÎÎ 0.26 0.26 0.26 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.33 0.33 0.33 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.40 0.40 0.40 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ ÎÎÎÎ Iin ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Maximum Input Leakage Current ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Vin = VCC or GND ÎÎÎÎ ÎÎÎÎ 6.0 ÎÎÎ ÎÎÎ ± 0.1 ÎÎÎÎ ÎÎÎÎ ± 1.0 ÎÎÎÎ ÎÎÎÎ ± 1.0 ÎÎÎ ÎÎÎ µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ICC ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Quiescent Supply Current (per Package) ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VCC or GND Iout = 0 µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 6.0 ÎÎÎ Î ÎÎ ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 160 ÎÎÎ Î Î Î ÎÎÎ µA NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6 ns) ÎÎÎÎ ÎÎÎÎ Sb l ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ P ÎÎÎÎ ÎÎÎÎ V ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎ ÎÎÎ Ui ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VCC V ÎÎÎ Î ÎÎ ÎÎÎ – 55 to 25/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 85/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 125/C0095C ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ fmax ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Clock Frequency (50% Duty Cycle)* (Figures 1 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 6.0 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 4.8 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 4.0 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ MHz ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPLH ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Clock to Q (Figures 1 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 170 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 215 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 255 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 205 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 255 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 310 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Reset to Q (HC160A Only) (Figures 2 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 210 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 265 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 315 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPLH ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Enable T to Ripple Carry Out (Figures 3 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 160 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 200 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 240 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 195 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 245 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 295 TBD ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î tPLH ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Maximum Propagation Delay, Clock to Ripple Carry Out (Figures 1 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ Î ÎÎ 175 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î 220 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î 265 TBD ÎÎÎ Î Î Î Î Î Î Î Î Î ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 215 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 270 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 325 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Reset to Ripple Carry Out (HC160A Only) (Figures 2 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 220 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 275 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 330 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tTLH , tTHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Output Transition Time, Any Output (Figures 1 and 7) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 110 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ ÎÎÎÎ C in ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Input Capacitance ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ pF * Applies to noncascaded/nonsynchronously clocked configurations only. With synchronously cascaded counters, (1) Clock to Ripple Carry Out propagation delays, (2) Enable T or Enable P to Clock setup times, and (3) Clock to Enable T or Enable P hold times determine fmax . However, if Ripple Carry Out of each stage is tied to the Clock of the next stage (nonsynchronously clocked), the fmax in the table above is applicable. See Applications Information in this data sheet. NOTES: 1. For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D). 2. Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D). C PD i i i C i ( P P k ) * Typical @ 25°C, VCC = 5.0 V FC PD Power Dissipation Capacitance (Per Package)* 60 pF * Used to determine the no–load dynamic power consumption: PD = CPD VCC 2f + ICC VCC . For load considerations, see Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).

MC54/74HC160A MC54/74HC162A High–Speed CMOS Logic Data DL129 — Rev 6

5 MOTOROLA

TIMING REQUIREMENTS (Input tr = tf = 6 ns) ÎÎÎÎ ÎÎÎÎ Sb l ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ P ÎÎÎÎ ÎÎÎÎ V ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎ ÎÎÎ Ui ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VCC V ÎÎÎ Î ÎÎ ÎÎÎ – 55 to 25/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 85/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 125/C0095C ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tsu ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Setup Time, Preset Data Inputs to Clock (Figure 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 150 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 190 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 225 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tsu ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Setup Time, Load to Clock (Figure 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 135 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 170 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 205 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tsu ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Setup Time, Reset to Clock (HC162A only) (Figure 4) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 160 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 200 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 240 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tsu ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Setup Time, Enable T or Enable P to Clock (Figure 6) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 200 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 250 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 300 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ th ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Hold Time, Clock to Preset Data Inputs (Figure 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î th ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Minimum Hold Time, Clock to Load (Figure 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ Î ÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î TBD ÎÎÎ Î Î Î Î Î Î Î Î Î ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ th ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Hold Time, Clock to Reset (HC162A only) (Figure 4) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ th ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Hold Time, Clock to Enable T or Enable P (Figure 6) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ trec ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Recovery Time, Reset Inactive to Clock (HC160A only) (Figure 2) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 125 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 155 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 190 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ trec ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Recovery Time, Load Inactive to Clock (Figure 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 125 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 155 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 190 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tw ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Pulse Width, Clock (Figure 1) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 100 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 120 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tw ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Minimum Pulse Width, Reset (HC160A only) (Figure 2) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 100 TBD ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 120 TBD ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ tr, tf ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Input Rise and Fall Times (Figure 1) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 1000 800 500 400 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1000 800 500 400 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1000 800 500 400 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola High–Speed CMOS Data Book (DL129/D).

ronous Reset, and synchronous Reset, respectively. occur with the rising edge of the Clock input. These are the data inputs for programmable counting. flops and sets the outputs (Q0 through Q3) to a low level. with the rising edge of the Clock input (synchronous reset). Ripple–Carry Output control. Table 1. Count Enable/Disable

7 MOTOROLA

Figure 1. Figure 2. Figure 3. Figure 4. HC162A Only Figure 5. Figure 6.

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 MC54HC160A MC74HC160A• BCD Counter with Asynchronous Reset ENABLE P ENABLE T RESET CLOCK LOAD R C R C C LOAD LOAD Q0 Q0 RIPPLE CARRY OUT VCC = PIN 16 GND = PIN 8 The flip–flops shown in the circuit diagrams are Toggle–Enable flip–flops. A Toggle– Enable flip–flop is a combination of a D flip–flop and a T flip–flop. When loading data from Preset inputs P0, P1, P2, and P3, the Load signal is used to disable the Toggle input (Tn) of the flip–flop. The logic level at the Pn input is then clocked to the Q output of the flip–flop on the next rising edge of the clock. A logic zero on the Reset device input forces the internal clock (C) high and resets the Q output of the flip–flop low. C LOAD LOAD R C C LOAD LOAD R C C LOAD LOAD R C C LOAD LOAD

MC54/74HC160A MC54/74HC162A High–Speed CMOS Logic Data DL129 — Rev 6

9 MOTOROLA

HC160A, HC162A TIMING DIAGRAM Sequence illustrated in waveforms: 1. Reset outputs to zero. 2. Preset to BCD seven. 3. Count to eight, nine, zero, one, two, and three. 4. Inhibit. RESET (HC160A) RESET (HC162A) LOAD CLOCK (HC160A) CLOCK (HC162A) ENABLE P ENABLE T RIPPLE CARRY OUT (ASYNCHRONOUS) (SYNCHRONOUS) 78 9 0 1 2 3 RESET LOAD COUNT ENABLES OUTPUTS PRESET DATA INPUTS INHIBITCOUNT

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 MC54HC160A MC74HC160A• BCD Counter with Synchronous Reset ENABLE P ENABLE T RESET CLOCK LOAD R C R C C LOAD LOAD Q0 Q0 RIPPLE CARRY OUT VCC = PIN 16 GND = PIN 8 The flip–flops shown in the circuit diagrams are Toggle–Enable flip–flops. A Toggle– Enable flip–flop is a combination of a D flip–flop and a T flip–flop. When loading data from Preset inputs P0, P1, P2, and P3, the Load signal is used to disable the Toggle input (Tn) of the flip–flop. The logic level at the Pn input is then clocked to the Q output of the flip–flop on the next rising edge of the clock. A logic zero on the Reset device input forces the internal clock (C) high and resets the Q output of the flip–flop low. C LOAD LOAD R C C LOAD LOAD R C C LOAD LOAD R C C LOAD LOAD

MC54/74HC160A MC54/74HC162A High–Speed CMOS Logic Data DL129 — Rev 6

11 MOTOROLA

H = COUNT L = DISABLE H = COUNT L = DISABLE RESET CLOCK LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT LOAD RESET CLOCK ENABLE P ENABLE T TYPICAL APPLICATIONS CASCADING N–Bit Synchronous Counters NOTE: When used in these cascaded configurations the clock fmax guaranteed limits may not apply. Actual performance will depend on number of stages. This limitation is due to set up times between Enable (Port) and Clock. Nibble Ripple Counter LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT INPUTS OUTPUTS INPUTS OUTPUTS INPUTS INPUTS INPUTS OUTPUTS OUTPUTS OUTPUTS TO MORE SIGNIFICANT STAGES LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT LOAD P0 P1 P2 P3 ENABLE P ENABLE T CLOCK RQ 0 Q 1 Q 2 Q 3 RIPPLE CARRY OUT

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 Modulo–5 Counter OUTPUT OPTIONAL BUFFER FOR NOISE REJECTION OTHER INPUTS RESET HC162A TYPICAL APPLICATION The HC162A facilitates designing counters of any modulus with minimal external logic. The output is glitch–free due to the synchronous Reset.

MC54/74HC160A MC54/74HC162A High–Speed CMOS Logic Data DL129 — Rev 6

13 MOTOROLA

CASE 620–10 ISSUE V N SUFFIX PLASTIC PACKAGE CASE 648–08 ISSUE R 19.05 6.10 0.39 1.40 0.21 3.18 19.93 7.49 5.08 0.50 1.65 0.38 4.31 0.51 15° 1.01

1.27 BSC

2.54 BSC

7.62 BSC

0.750 0.240 0.015 0.055 0.008 0.125 0.785 0.295 0.200 0.020 0.065 0.015 0.170

0.050 BSC

0.100 BSC

0.300 BSC

A B C D E F G J K L M N 0.020 15° 0.040 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIM F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. 916 C KN G E F D 16 PL –SEATING PLANE M L J 16 PL 0.25 (0.010) T AM S 0.25 (0.010) T BM S MIN MIN MAX MAX INCHES MILLIMETERS DIM A B C D F G H J K L M S 18.80 6.35 3.69 0.39 1.02 0.21 2.80 7.50 0.51 19.55 6.85 4.44 0.53 1.77 0.38 3.30 7.74 1.01 0.740 0.250 0.145 0.015 0.040 0.008 0.110 0.295 0.020 0.770 0.270 0.175 0.021 0.070 0.015 0.130 0.305 0.040 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. B 916 F H G D 16 PL S C SEATING PLANE K J M L TA0.25 (0.010)M M 0.25 (0.010) T B AM S S MIN MIN MAX MAX MILLIMETERS INCHES DIM A B C D F G J K M P R 9.80 3.80 1.35 0.35 0.40 0.19 0.10 5.80 0.25 10.00 4.00 1.75 0.49 1.25 0.25 0.25 6.20 0.50 0.386 0.150 0.054 0.014 0.016 0.008 0.004 0.229 0.010 0.393 0.157 0.068 0.019 0.049 0.009 0.009 0.244 0.019 1.27 BSC 0.050 BSC NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. 1 8 916 D 16 PL K C G –SEATING PLANE R X 45° M J F P 8 PL 0.25 (0.010) BM M D SUFFIX PLASTIC SOIC PACKAGE CASE 751B–05 ISSUE J

MC54/74HC160A MC54/74HC162A MOTOROLA High–Speed CMOS Logic Data DL129 — Rev 6 Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; JAPAN : Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 or 602–303–5454 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–81–3521–8315 INTERNET : http://Design–NET.com 51 Ting Kok R oad, Tai Po, N.T., Hong Kong. 852–26629298 MC74HC160A/D /C0042/C0077/C0067/C0055/C0052/C0072/C0067/C0049/C0054/C0048/C0065/C0047/C0068/C0042