MC14012B ONSEMI | Alldatasheet
Document overview
- Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
- PDF pages: 8
Technical content
Semiconductor Components Industries, LLC, 2000 April, 2000 – Rev. 3
1 Publication Order Number:
/C0077/C0067/C0049/C0052/C0048/C0049/C0050/C0066 /C0066/C0045/C0083/C0117/C0102/C0102/C0105/C0120 /C0083/C0101/C0114/C0105/C0101/C0115 /C0067/C0077/C0079/C0083 /C0071/C0097/C0116/C0101/C0115 The B Series logic gates are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.
- Supply V oltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low–power TTL Loads or One Low–power Schottky TTL Load Over the Rated Temperature Range.
- Double Diode Protection on All Inputs
- Pin–for–Pin Replacements for Corresponding CD4000 Series B Suffix Devices MAXIMUM RATINGS (Voltages Referenced to VSS ) (Note 2.) Symbol Parameter Value Unit VDD DC Supply Voltage Range –0.5 to +18.0 V Vin, Vout Input or Output Voltage Range (DC or Transient) –0.5 to VDD + 0.5 V Iin, Iout Input or Output Current (DC or Transient) per Pin ± 10 mA PD Power Dissipation, per Package (Note 3.) 500 mW TA Ambient Temperature Range –55 to +125 °C Tstg Storage Temperature Range –65 to +150 °C TL Lead Temperature (8–Second Soldering) 260 °C 2. Maximum Ratings are those values beyond which damage to the device may occur. 3. Temperature Derating: Plastic “P and D/DW” Packages: – 7.0 mW//C0095C From 65/C0095C To 125/C0095C This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high–impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS /C0118 (Vin or Vout) /C0118 VDD . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD ). Unused outputs must be left open. http://onsemi.com A = Assembly Location WL or L = Wafer Lot YY or Y = Year WW or W = Work Week Device Package Shipping
ORDERING INFORMATION
MC14012BCP PDIP–14 2000/Box MC14012BD SOIC–14 55/Rail MC14012BDR2 SOIC–14 2500/Tape & Reel MC14012BF SOEIAJ–14 See Note 1. MARKING DIAGRAMS PDIP–14 P SUFFIX CASE 646 MC14012BCP AWLYYWW SOIC–14 D SUFFIX CASE 751A 14012B AWLYWW SOEIAJ–14 F SUFFIX CASE 965 MC14012B AWLYWW MC14012BFEL SOEIAJ–14 See Note 1. 1. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.
http://onsemi.com NC = 6, 8 VDD = PIN 14 VSS = PIN 7 105 IN 2 B IN 3B IN 4B OUTB VDD NC IN 1B IN 3A IN 2A IN 1A OUTA VSS NC IN 4A MC14012B Dual 4–Input NAND Gate NC = NO CONNECTION ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS ) ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ VDD ÎÎÎÎÎ ÎÎÎÎÎ – 55/C0095C ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ 25/C0095C ÎÎÎÎÎ ÎÎÎÎÎ 125/C0095C ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ Characteristic ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎ ÎÎÎ VDD Vdc ÎÎÎ ÎÎÎ Min ÎÎÎ ÎÎÎ Max ÎÎÎÎ ÎÎÎÎ Min ÎÎÎ ÎÎÎ Typ (4.) ÎÎÎÎ ÎÎÎÎ Max ÎÎÎ ÎÎÎ Min ÎÎÎ ÎÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Output Voltage “0” Level Vin = VDD or 0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VOL ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 0.05 0.05 0.05 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.05 0.05 0.05 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 0.05 0.05 0.05 ÎÎÎ Î Î Î Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ “1” Level Vin = 0 or VDD ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOH ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 4.95 9.95 14.95 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 4.95 9.95 14.95 ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 4.95 9.95 14.95 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Input Voltage “0” Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIL ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.5 3.0 4.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 2.25 4.50 6.75 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1.5 3.0 4.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.5 3.0 4.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ “1” Level (VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIH ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 3.5 7.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 3.5 7.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 2.75 5.50 8.25 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 3.5 7.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Output Drive Current (VOH = 2.5 Vdc) Source (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ IOH ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ 5.0 5.0 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ – 3.0 – 0.64 – 1.6 – 4.2 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ – 2.4 – 0.51 – 1.3 – 3.4 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ – 4.2 – 0.88 – 2.25 – 8.8 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ – 1.7 – 0.36 – 0.9 – 2.4 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ mAdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ (VOL = 0.4 Vdc) Sink (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IOL ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 0.64 1.6 4.2 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.51 1.3 3.4 ÎÎÎ Î Î Î ÎÎÎ 0.88 2.25 8.8 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.36 0.9 2.4 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ mAdc ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ Input Current ÎÎÎÎ ÎÎÎÎ Iin ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ± 0.1 ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ± 0.00001 ÎÎÎÎ ÎÎÎÎ ± 0.1 ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ± 1.0 ÎÎÎ ÎÎÎ µAdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Input Capacitance (Vin = 0) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ C in ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 7.5 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ pF ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Quiescent Current (Per Package) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IDD ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.25 0.5 1.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.0005 0.0010 0.0015 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.25 0.5 1.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 7.5 ÎÎÎ Î Î Î ÎÎÎ µAdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Total Supply Current (5.) (6.) (Dynamic plus Quiescent, Per Gate, CL = 50 pF) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IT ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ IT = (0.3 µA/kHz) f + IDD /N IT = (0.6 µA/kHz) f + IDD /N IT = (0.9 µA/kHz) f + IDD /N ÎÎÎ Î Î Î ÎÎÎ µAdc 4. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance. 5. The formulas given are for the typical characteristics only at 25/C0095C. 6. To calculate total supply current at loads other than 50 pF: IT(CL) = IT(50 pF) + (CL – 50) Vfk where: IT is in µA (per package), CL in pF, V = (VDD – VSS ) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per package.
- The formulas given are for the typical characteristics only at 25/C0095C.
- Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
- All unused inputs of AND, NAND gates must be connected to VDD .
All unused inputs of OR, NOR gates must be connected to VSS . Figure 1. Switching Time Test Circuit and Waveforms
http://onsemi.com PACKAGE DIMENSIONS P SUFFIX PLASTIC DIP PACKAGE CASE 646–06 ISSUE M 14 8 B A DIM MIN MAX MIN MAX MILLIMETERSINCHES A 0.715 0.770 18.16 18.80 B 0.240 0.260 6.10 6.60 C 0.145 0.185 3.69 4.69 D 0.015 0.021 0.38 0.53 F 0.040 0.070 1.02 1.78 G 0.100 BSC 2.54 BSC H 0.052 0.095 1.32 2.41 J 0.008 0.015 0.20 0.38 K 0.115 0.135 2.92 3.43 L N 0.015 0.039 0.38 1.01 /C0095/C0095 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. F HG D K C SEATING PLANE N –T– 14 PL M0.13 (0.005) L M J 0.290 0.310 7.37 7.87 D SUFFIX PLASTIC SOIC PACKAGE CASE 751A–03 ISSUE F NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. –A– –B– G P 7 PL 14 8 71 M0.25 (0.010) B M SBM0.25 (0.010) A ST –T– FR X 45 SEATING PLANE D 14 PL K C JM /C0095 DIM MIN MAX MIN MAX INCHESMILLIMETERS A 8.55 8.75 0.337 0.344 B 3.80 4.00 0.150 0.157 C 1.35 1.75 0.054 0.068 D 0.35 0.49 0.014 0.019 F 0.40 1.25 0.016 0.049 G 1.27 BSC 0.050 BSC J 0.19 0.25 0.008 0.009 K 0.10 0.25 0.004 0.009 M 0 7 0 7 P 5.80 6.20 0.228 0.244 R 0.25 0.50 0.010 0.019 /C0095/C0095/C0095/C0095
http://onsemi.com PACKAGE DIMENSIONS F SUFFIX PLASTIC EIAJ SOIC PACKAGE CASE 965–01 ISSUE O H E A 1 DIM MIN MAX MIN MAX INCHES MILLIMETERS 0.05 0.20 0.002 0.008 0.35 0.50 0.014 0.020 0.18 0.27 0.007 0.011 9.90 10.50 0.390 0.413 5.10 5.45 0.201 0.215 1.27 BSC 0.050 BSC 7.40 8.20 0.291 0.323 0.50 0.85 0.020 0.033 1.10 1.50 0.043 0.059 0.70 0.90 0.028 0.035 A HE LE /C009510 /C00950 /C009510 /C0095 LE Q 1 /C0095 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.46 ( 0.018). D Z E 14 8 e A b VIEW P c L DETAIL P M A b c D E e 0.50 M Z
http://onsemi.com ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. PUBLICATION ORDERING INFORMATION CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–spanish@hibbertco.com ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone : 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–asia@hibbertco.com JAPAN : ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone : 81–3–5740–2745 Email: r14525@onsemi.com ON Semiconductor Website: http://onsemi.com For additional information, please contact your local Sales Representative. MC14012B/D NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone : 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: ONlit@hibbertco.com Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone : (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–german@hibbertco.com French Phone : (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–french@hibbertco.com English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: ONlit@hibbertco.com EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland