MC14011UBCP

MC14001UB ONSEMI | Alldatasheet

Document overview

• Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
• PDF pages: 8

Technical content

Features

• Supply V oltage Range = 3.0 Vdc to 18 Vdc
• Linear and Oscillator Applications
• Capable of Driving Two Low−Power TTL Loads or One Low−Power Schottky TTL Load Over the Rated Temperature Range
• Double Diode Protection on All Inputs
• Pin−for−Pin Replacements for Corresponding CD4000 Series UB Suffix Devices
• Pb−Free Packages are Available* MAXIMUM RATINGS (Voltages Referenced to VSS ) Symbol Parameter Value Unit VDD DC Supply Voltage Range −0.5 to +18.0 V Vin, Vout Input or Output Voltage Range (DC or Transient) −0.5 to VDD + 0.5 V Iin, Iout Input or Output Current (DC or Transient) per Pin ± 10 mA PD Power Dissipation, per Package (Note 1) 500 mW TA Ambient Temperature Range −55 to +125 °C Tstg Storage Temperature Range −65 to +150 °C TL Lead Temperature (8−Second Soldering) 260 °C Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected. 1. Temperature Derating: Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high−impedance circuit. For proper operation, V in and Vout should be constrained to the range VSS (Vin or Vout) VDD . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD ). Unused outputs must be left open. *For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D. See detailed ordering and shipping information in the package dimensions section on page 4 of this data sheet.

ORDERING INFORMATION

PDIP−14 P SUFFIX CASE 646 MC140xxUBCP AWLYYWW SOIC−14 D SUFFIX CASE 751A 140xxU AWLYWW http://onsemi.com xx = Specific Device Code A = Assembly Location WL, L = Wafer Lot YY, Y = Year WW, W = Work Week

MC14001UB, MC14011UB http://onsemi.com LOGIC DIAGRAMS MC14001UB Quad 2−Input NOR Gate MC14011UB Quad 2−Input NAND Gate VDD = PIN 14 VSS = PIN 7 FOR ALL DEVICES 1 3 PIN ASSIGNMENTS 105 OUT C OUTD IN 1D IN 2D VDD IN 1C IN 2C OUTB OUTA IN 2A IN 1A VSS IN 2B IN 1B 105 OUT C OUTD IN 1D IN 2D VDD IN 1C IN 2C OUTB OUTA IN 2A IN 1A VSS IN 2B IN 1B MC14001UB Quad 2−Input NOR Gate MC14011UB Quad 2−Input NAND Gate

MC14001UB, MC14011UB http://onsemi.com ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS ) ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ V ÎÎÎÎÎ ÎÎÎÎÎ − 55C ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ 25C ÎÎÎÎÎ ÎÎÎÎÎ 125C ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Characteristic ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Symbol ÎÎÎ Î Î Î ÎÎÎ VDD Vdc ÎÎÎ Î Î Î ÎÎÎ Min ÎÎÎ Î Î Î ÎÎÎ Max ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Min ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Typ (Note 2) ÎÎÎ Î Î Î ÎÎÎ Max ÎÎÎ Î Î Î ÎÎÎ Min ÎÎÎ Î Î Î ÎÎÎ Max ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Output Voltage “0” Level Vin = VDD or 0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOL ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.05 0.05 0.05 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.05 0.05 0.05 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.05 0.05 0.05 ÎÎÎ Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Vin = 0 or VDD “1” Level ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOH ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 4.95 9.95 14.95 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 4.95 9.95 14.95 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 4.95 9.95 14.95 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Input Voltage “0” Level (VO = 4.5 Vdc) (VO = 9.0 Vdc) (VO = 13.5 Vdc) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIL ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.0 2.0 2.5 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.25 4.50 6.75 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.0 2.0 2.5 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.0 2.0 2.5 ÎÎÎ Î Î Î Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ (VO = 0.5 Vdc) “1” Level (VO = 1.0 Vdc) (VO = 1.5 Vdc) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IIH ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 4.0 8.0 12.5 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 4.0 8.0 12.5 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.75 5.50 8.25 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 4.0 8.0 12.5 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ Vdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Output Drive Current (VOH = 2.5 Vdc) Source (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ IOH ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ 5.0 5.0 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ – 1.2 – 0.25 – 0.62 – 1.8 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ – 1.0 – 0.2 – 0.5 – 1.5 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ – 1.7 – 0.36 – 0.9 – 3.5 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ – 0.7 – 0.14 – 0.35 – 1.1 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ mAdc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ (VOL = 0.4 Vdc) Sink (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IOL ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 0.64 1.6 4.2 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.51 1.3 3.4 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.88 2.25 8.8 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.36 0.9 2.4 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ mAdc ÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎ Input Current ÎÎÎÎ ÎÎÎÎ Iin ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ± 0.1 ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ± 0.00001 ÎÎÎ ÎÎÎ ± 0.1 ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ± 1.0 ÎÎÎ ÎÎÎ Adc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Input Capacitance (Vin = 0) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ C in ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ 7.5 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ pF ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Quiescent Current (Per Package) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IDD ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 0.25 0.5 1.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.0005 0.0010 0.0015 ÎÎÎ Î Î Î ÎÎÎ 0.25 0.5 1.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 7.5 ÎÎÎ Î Î Î ÎÎÎ Adc ÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎ Total Supply Current (Notes 3, 4) (Dynamic plus Quiescent, Per Gate CL = 50 pF) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ IT ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ IT = (0.3 A/kHz) f + IDD /N IT = (0.6 A/kHz) f + IDD /N IT = (0.8 A/kHz) f + IDD /N ÎÎÎ Î Î Î Î Î Î ÎÎÎ Adc 2. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance. 3. The formulas given are for the typical characteristics only at 25C. 4. To calculate total supply current at loads other than 50 pF: IT(CL) = IT(50 pF) + (CL − 50) Vfk where: IT is in H (per package), CL in pF, V = (VDD − VSS ) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per package. ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ SWITCHING CHARACTERISTICS (Note 5) (CL = 50 pF, TA = 25C) ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Characteristic ÎÎÎÎÎ ÎÎÎÎÎ Symbol ÎÎÎÎ ÎÎÎÎ VDD Vdc ÎÎÎÎ ÎÎÎÎ Min ÎÎÎÎ ÎÎÎÎ Typ (Note 6) ÎÎÎÎ ÎÎÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Output Rise Time tTLH = (3.0 ns/pF) CL + 30 ns tTLH = (1.5 ns/pF) CL + 15 ns tTLH = (1.1 ns/pF) CL + 10 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tTLH ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 5.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 180 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 360 180 130 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Output Fall Time tTHL = (1.5 ns/pF) CL + 25 ns tTHL = (0.75 ns/pF) CL + 12.5 ns tTHL = (0.55 ns/pF) CL + 9.5 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tTHL ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 5.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 100 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 200 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Propagation Delay Time tPLH , tPHL = (1.7 ns/pF) CL + 30 ns tPLH , tPHL = (0.66 ns/pF) CL + 22 ns tPLH , tPHL = (0.50 ns/pF) CL + 15 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPLH , tPHL ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 5.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 180 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns 5. The formulas given are for the typical characteristics only at 25C. 6. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.

MC14001UB, MC14011UB http://onsemi.com Device Package Shipping† MC14001UBCP PDIP−14 500 Units / Rail MC14001UBCPG PDIP−14 (Pb−Free)

500 Units / Rail

MC14001UBD SOIC−14 55 Units / Rail MC14001UBDG SOIC−14 (Pb−Free)

55 Units / Rail

MC14001UBDR2 SOIC−14 2500 / Tape & Reel MC14001UBDR2G SOIC−14 (Pb−Free) 2500 / Tape & Reel MC14011UBCP PDIP−14 500 Units / Rail MC14011UBCPG PDIP−14 (Pb−Free) MC14011UBD SOIC−14 55 Units / Rail MC14011UBDG SOIC−14 (Pb−Free) MC14011UBDR2 SOIC−14 2500 / Tape & Reel MC14011UBDR2G SOIC−14 (Pb−Free) 2500 / Tape & Reel †For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D. Figure 1. Switching Time Test Circuit and Waveforms

7 VSS

14 VDD

Figure 2. Typical Voltage and Figure 3. Typical Voltage Transfer Figure 4. Typical Output Source Characteristics Figure 5. Typical Output Sink Characteristics

5.0 Vdc

15 Vdc

10 Vdc

MC14001UB, MC14011UB http://onsemi.com PACKAGE DIMENSIONS P SUFFIX PLASTIC DIP PACKAGE CASE 646−06 ISSUE N 14 8 B A DIM MIN MAX MIN MAX MILLIMETERSINCHES A 0.715 0.770 18.16 18.80 B 0.240 0.260 6.10 6.60 C 0.145 0.185 3.69 4.69 D 0.015 0.021 0.38 0.53 F 0.040 0.070 1.02 1.78 G 0.100 BSC 2.54 BSC H 0.052 0.095 1.32 2.41 J 0.008 0.015 0.20 0.38 K 0.115 0.135 2.92 3.43 L N 0.015 0.039 0.38 1.01 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. F HG D K C SEATING PLANE N −T− 14 PL M0.13 (0.005) L M J 0.290 0.310 7.37 7.87

MC14001UB, MC14011UB http://onsemi.com PACKAGE DIMENSIONS D SUFFIX PLASTIC SOIC PACKAGE CASE 751A−03 ISSUE G NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. −A− −B− G P 7 PL 14 8 M0.25 (0.010) B M SBM0.25 (0.010) A ST −T− FR X 45 SEATING PLANE D 14 PL K C JM DIM MIN MAX MIN MAX INCHESMILLIMETERS A 8.55 8.75 0.337 0.344 B 3.80 4.00 0.150 0.157 C 1.35 1.75 0.054 0.068 D 0.35 0.49 0.014 0.019 F 0.40 1.25 0.016 0.049 G 1.27 BSC 0.050 BSC J 0.19 0.25 0.008 0.009 K 0.10 0.25 0.004 0.009 M 0 7 0 7 P 5.80 6.20 0.228 0.244 R 0.25 0.50 0.010 0.019

MC14001UB, MC14011UB http://onsemi.com ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner. PUBLICATION ORDERING INFORMATION N. American Technical Support: 800−282−9855 Toll Free USA/Canada Japan: ON Semiconductor, Japan Customer Focus Center 2−9−1 Kamimeguro, Meguro−ku, Tokyo, Japan 153−0051 Phone : 81−3−5773−3850 MC14001UB/D LITERATURE FULFILLMENT : Literature Distribution Center for ON Semiconductor P.O. Box 61312, Phoenix, Arizona 85082−1312 USA Phone : 480−829−7710 or 800−344−3860 Toll Free USA/Canada Fax: 480−829−7709 or 800−344−3867 Toll Free USA/Canada Email: orderlit@onsemi.com ON Semiconductor Website: http://onsemi.com Order Literature: http://www.onsemi.com/litorder For additional information, please contact your local Sales Representative.