MC74HC374A ONSEMI | Alldatasheet

Document overview

  • Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
  • PDF pages: 8

Technical content

 Semiconductor Components Industries, LLC, 2000 March, 2000 – Rev. 8

1 Publication Order Number:

/C0077/C0067/C0055/C0052/C0072/C0067/C0051/C0055/C0052/C0065 /C0079/C0099/C0116/C0097/C0108 /C0051/C0045/C0083/C0116/C0097/C0116/C0101 /C0078/C0111/C0110/C0045/C0073/C0110/C0118/C0101/C0114/C0116/C0105/C0110/C0103 /C0068 /C0070/C0108/C0105/C0112/C0045/C0070/C0108/C0111/C0112 High–Performance Silicon–Gate CMOS The MC74HC374A is identical in pinout to the LS374. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs. Data meeting the setup time is clocked to the outputs with the rising edge of the clock. The Output Enable input does not affect the states of the flip–flops, but when Output Enable is high, the outputs are forced to the high–impedance state; thus, data may be stored even when the outputs are not enabled. The HC374A is identical in function to the HC574A which has the input pins on the opposite side of the package from the output. This device is similar in function to the HC534A which has inverting outputs.

  • Output Drive Capability: 15 LSTTL Loads
  • Outputs Directly Interface to CMOS, NMOS, and TTL
  • Operating V oltage Range: 2.0 to 6.0 V
  • Low Input Current: 1.0 µA
  • High Noise Immunity Characteristic of CMOS Devices
  • In Compliance with the Requirements Defined by JEDEC Standard No. 7A
  • Chip Complexity: 266 FETs or 66.5 Equivalent Gates LOGIC DIAGRAM DATA INPUTS 11CLOCK D7 18 1OUTPUT ENABLE PIN 20 = VCC PIN 10 = GND NONINVERTING OUTPUTS FUNCTION TABLE Inputs Output Output Enable Clock D Q LH H LL L L L,H, X No Change HX XZ X = don’t care Z = high impedance http://onsemi.com MARKING DIAGRAMS A = Assembly Location WL = Wafer Lot YY = Year WW = Work Week SOIC WIDE–20 DW SUFFIX CASE 751D HC374A AWLYYWW PDIP–20 N SUFFIX CASE 738 MC74HC374AN AWLYYWW TSSOP–20 DT SUFFIX CASE 948G Device Package Shipping

ORDERING INFORMATION

MC74HC374AN PDIP–20 1440 / Box MC74HC374ADW SOIC–WIDE 38 / Rail MC74HC374ADWR2 SOIC–WIDE 1000 / Reel MC74HC374ADT TSSOP–20 75 / Rail MC74HC374ADTR2 TSSOP–20 2500 / Reel HC 374A ALYW PIN ASSIGNMENT OUTPUT ENABLE GND Q1 5 VCC CLOCK

http://onsemi.com ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MAXIMUM RATINGS* ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎÎ ÎÎÎÎÎ Value ÎÎÎ ÎÎÎ Unit ÎÎÎÎ ÎÎÎÎ VCC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Voltage (Referenced to GND) ÎÎÎÎÎ ÎÎÎÎÎ – 0.5 to + 7.0 ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ Vin ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Voltage (Referenced to GND) ÎÎÎÎÎ ÎÎÎÎÎ – 0.5 to VCC + 0.5 ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ Vout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Output Voltage (Referenced to GND) ÎÎÎÎÎ ÎÎÎÎÎ – 0.5 to VCC + 0.5 ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ Iin ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Current, per Pin ÎÎÎÎÎ ÎÎÎÎÎ ± 20 ÎÎÎ ÎÎÎ mA ÎÎÎÎ ÎÎÎÎ Iout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Output Current, per Pin ÎÎÎÎÎ ÎÎÎÎÎ ± 35 ÎÎÎ ÎÎÎ mA ÎÎÎÎ ÎÎÎÎ ICC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Current, VCC and GND Pins ÎÎÎÎÎ ÎÎÎÎÎ ± 75 ÎÎÎ ÎÎÎ mA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ PD ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Power Dissipation in Still Air, Plastic DIP† ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 750 500 450 ÎÎÎ Î Î Î ÎÎÎ mW ÎÎÎÎ ÎÎÎÎ Tstg ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Storage Temperature ÎÎÎÎÎ ÎÎÎÎÎ – 65 to + 150 ÎÎÎ ÎÎÎ /C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ TL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP, SOIC, SSOP or TSSOP Package) ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 260 ÎÎÎ Î Î Î ÎÎÎ /C0095C *Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions. †Derating — Plastic DIP: – 10 mW//C0095C from 65/C0095 to 125/C0095C For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D). RECOMMENDED OPERATING CONDITIONS ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎ ÎÎÎ Min ÎÎ ÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎ ÎÎÎÎ VCC ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Supply Voltage (Referenced to GND) ÎÎÎ ÎÎÎ 2.0 ÎÎ ÎÎ 6.0 ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ Vin, Vout ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ DC Input Voltage, Output Voltage (Referenced to GND) ÎÎÎ ÎÎÎ ÎÎ ÎÎ VCC ÎÎÎ ÎÎÎ V ÎÎÎÎ ÎÎÎÎ TA ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Operating Temperature, All Package Types ÎÎÎ ÎÎÎ – 55 ÎÎ ÎÎ + 125 ÎÎÎ ÎÎÎ /C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ tr, tf ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Input Rise and Fall Time V CC = 2.0 V (Figure 1) V CC = 4.5 V VCC = 6.0 V ÎÎÎ Î Î Î ÎÎÎ ÎÎ ÎÎ ÎÎ 1000 500 400 ÎÎÎ Î Î Î ÎÎÎ ns DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND) ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎ ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Test Conditions ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VCC V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ – 55 to 25/C0095C ÎÎÎ Î Î Î ÎÎÎ /C0118 85/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 125/C0095C ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIH ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Minimum High–Level Input Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vout = 0.1 V or VCC – 0.1 V |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1.50 2.10 3.15 4.20 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1.50 2.10 3.15 4.20 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 1.50 2.10 3.15 4.20 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VIL ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Low–Level Input Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vout = 0.1 V or VCC – 0.1 V |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.50 0.90 1.35 1.80 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 0.50 0.90 1.35 1.80 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.50 0.90 1.35 1.80 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VOH ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Minimum High–Level Output Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 1.90 4.40 5.90 ÎÎÎ Î Î Î ÎÎÎ 1.90 4.40 5.90 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 1.90 4.40 5.90 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 2.4 mA |Iout| /C0118 6.0 mA |Iout| /C0118 7.8 mA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.48 2.98 5.48 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 2.34 3.84 5.34 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.20 3.70 5.20 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high–impedance cir- cuit. For proper operation, Vin and Vout should be constrained to the range GND /C0118 (Vin or Vout) /C0118 VCC . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or VCC ). Unused outputs must be left open.

http://onsemi.com DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND) ÎÎÎ ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎÎ ÎÎÎÎ VCC V ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Test Conditions ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎ ÎÎÎ ÎÎÎ Unit ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ /C0118 125/C0095C ÎÎÎ ÎÎÎ ÎÎÎ /C0118 85/C0095C ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ – 55 to 25/C0095C ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ VCC V ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Test Conditions ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ Symbol ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VOL ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Low–Level Output Voltage ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 20 µA ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.10 0.10 0.10 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 0.10 0.10 0.10 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 0.10 0.10 0.10 ÎÎÎ Î Î Î Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VIH or VIL |Iout| /C0118 2.4 mA |Iout| /C0118 6.0 mA |Iout| /C0118 7.8 mA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.26 0.26 0.26 ÎÎÎ Î Î Î ÎÎÎ 0.33 0.33 0.33 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 0.40 0.40 0.40 ÎÎÎ Î Î Î ÎÎÎ V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ Iin ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Input Leakage Current ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VCC or GND ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ± 0.1 ÎÎÎ Î Î Î ÎÎÎ ± 1.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ± 1.0 ÎÎÎ Î Î Î ÎÎÎ µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ IOZ ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Three–State Leakage Current ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Output in High–Impedance State Vin = VIL or VIH Vout = VCC or GND ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ± 0.5 ÎÎÎ Î Î Î ÎÎÎ ± 5.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ± 10 ÎÎÎ Î Î Î ÎÎÎ µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ICC ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Quiescent Supply Current (per Package) ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Vin = VCC or GND Iout = 0 µA ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 160 ÎÎÎ Î Î Î ÎÎÎ µA NOTE: Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D). AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6.0 ns) ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ Guaranteed Limit ÎÎÎ ÎÎÎ ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ Symbol ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Parameter ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ VCC V ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ – 55 to 25/C0095C ÎÎÎ Î Î Î ÎÎÎ /C0118 85/C0095C ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ /C0118 125/C0095C ÎÎÎ Î Î Î ÎÎÎ Unit ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ fmax ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Clock Frequency (50% Duty Cycle) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ MHz ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ tPLH tPHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Input Clock to Q (Figures 1 and 5) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 125 ÎÎÎ Î Î Î ÎÎÎ 155 110 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 190 130 ÎÎÎ Î Î Î ÎÎÎ ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPLZ tPHZ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Output Enable to Q (Figures 3 and 6) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 150 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 190 125 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 225 150 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPLZ tPHZ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Propagation Delay, Output Enable to Q (Figures 3 and 6) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 150 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ 190 125 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 225 150 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tTLH tTHL ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Output Transition Time, Any Output (Figures 1 and 5) ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 2.0 3.0 4.5 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 110 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎ ÎÎÎÎÎ C in ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Input Capacitance ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ pF ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ C out ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Maximum Three–State Output Capacitance (Output in High–Impedance State) ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ pF NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D). Typical @ 25°C, VCC = 5.0 V C PD Power Dissipation Capacitance (Per Enabled Output)* 34 pF * Used to determine the no–load dynamic power consumption: PD = CPD VCC 2f + ICC VCC . For load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

http://onsemi.com PACKAGE DIMENSIONS SO–20 DW SUFFIX CASE 751D–05 ISSUE F PDIP–20 N SUFFIX PLASTIC DIP PACKAGE CASE 738–03 ISSUE E NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. M L J 20 PL MBM0.25 (0.010) T DIM MIN MAX MIN MAX MILLIMETERSINCHES A 25.66 27.171.010 1.070 B 6.10 6.600.240 0.260 C 3.81 4.570.150 0.180 D 0.39 0.550.015 0.022 G 2.54 BSC0.100 BSC J 0.21 0.380.008 0.015 K 2.80 3.550.110 0.140 L 7.62 BSC0.300 BSC M 0 15 0 15 N 0.51 1.010.020 0.040 /C0095/C0095/C0095/C0095 E 1.27 1.770.050 0.070 –A– SEATING PLANE K N FG D 20 PL –T– MAM0.25 (0.010) T E B C F 1.27 BSC0.050 BSC B20X H10X C L 18X A1 A SEATING PLANE /C0113 h X 45/C0095 E D M0.25 MB M0.25 SA SBT e T B A DIM MIN MAX MILLIMETERS A 2.35 2.65 A1 0.10 0.25 B 0.35 0.49 C 0.23 0.32 D 12.65 12.95 E 7.40 7.60 e 1.27 BSC H 10.05 10.55 h 0.25 0.75 L 0.50 0.90 /C0113 0 7 NOTES: 1. DIMENSIONS ARE IN MILLIMETERS. 2. INTERPRET DIMENSIONS AND TOLERANCES PER ASME Y14.5M, 1994. 3. DIMENSIONS D AND E DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE. 5. DIMENSION B DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE PROTRUSION SHALL BE 0.13 TOTAL IN EXCESS OF B DIMENSION AT MAXIMUM MATERIAL CONDITION./C0095/C0095

http://onsemi.com PACKAGE DIMENSIONS TSSOP–20 DT SUFFIX CASE 948E–02 ISSUE A DIM A MIN MAX MIN MAX INCHES 6.60 0.260 MILLIMETERS B 4.30 4.50 0.169 0.177 C 1.20 0.047 D 0.05 0.15 0.002 0.006 F 0.50 0.75 0.020 0.030 G 0.65 BSC 0.026 BSC H 0.27 0.37 0.011 0.015 J 0.09 0.20 0.004 0.008 J1 0.09 0.16 0.004 0.006 K 0.19 0.30 0.007 0.012 K1 0.19 0.25 0.007 0.010 L 6.40 BSC 0.252 BSC M 0 8 0 8 /C0095/C0095/C0095/C0095 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE –W–. ÍÍÍÍ ÍÍÍÍ ÍÍÍÍ 11 0 1120 PIN 1 IDENT A B –T– 0.100 (0.004) C D G H SECTION N–N K JJ 1 N N M F –W– SEATING PLANE –V– –U– SUM0.10 (0.004) V ST 20X REFK L L/22X SU0.15 (0.006) T DETAIL E 0.25 (0.010) DETAIL E 6.40 0.252 SU0.15 (0.006) T

http://onsemi.com ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. PUBLICATION ORDERING INFORMATION CENTRAL/SOUTH AMERICA: Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST) Email: ONlit–spanish@hibbertco.com ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support Phone : 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001–800–4422–3781 Email: ONlit–asia@hibbertco.com JAPAN : ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549 Phone : 81–3–5740–2745 Email: r14525@onsemi.com ON Semiconductor Website: http://onsemi.com For additional information, please contact your local Sales Representative. MC74HC374A/D NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone : 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: ONlit@hibbertco.com Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada N. American Technical Support: 800–282–9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor – European Support German Phone : (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich Time) Email: ONlit–german@hibbertco.com French Phone : (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time) Email: ONlit–french@hibbertco.com English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time) Email: ONlit@hibbertco.com EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781 *Available from Germany, France, Italy, England, Ireland