ET6208

ET6208 YONGFUKANG | Alldatasheet

Document overview

• Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
• PDF pages: 14

Technical content

集成 7 段音频均衡器的 LED 显示驱动电路 概述 ET6208/6210/6212 是一颗单片集成音频 7 段图形均衡器并可驱动 8*8(ET6208)，10*10(ET6210)， 12*12(ET6212)点阵的 LED 驱动电路。ET6208/6210/6212 有音频同步模式和普通模式两种工作模式。在音 频同步模式下，通过内置带通滤波器把 20Hz~20KHz 的输入音源信号细分为 7 个频段，再通过内置的高精 度 ADC 把每个不同频段的平均幅度值转换成对应的数字值，同时计算出音源信号的总平均幅度值，最后送 到输出显示。在音频同步模式下 MCU 无须进行任何数据操作，只需要设置相应的指令，LED 灯就可以随着 输入音源的频率以及强弱同步显示 7 路对应频率的幅度，和 1 路总音量强弱显示。在普通模式下，可以实 现 1/8(ET6208)，1/10(ET6210)，1/12(ET6212)占空比的动态 LED 显示，内置 128 阶的亮度等级可以帮助 用户实现更多彩的图案， 同时 还内置 了 7 个时 间等 级的自 动呼 吸功能 。256*8bit(ET6208)， 256*10bit(ET6210)，256*12bit(ET6212)的 RAM，可以任意设置显示 RAM 的首地址、显示长度及 RAM的 显 示周期数，在不过多占用系统资源的前提下大幅度增加了用户的可编程性。 功能特点 z 可选择的音频同步模式和普通模式 z 音频同步模式最少只需发送一条指令，无须 MCU 进行任何的数据操作 z -18dB~+18dB音频信号增益可调整 z 7 段音频均衡器及 1 路总音量强弱显示 z 音频模式下用户可自定义显示幅度对应的阈值 z 音频模式下用户可以自定义音频同步显示 LED阵列的排列方式（仅针对 ET6210，ET6212） z 普通模式和音频模式均可以实现 128 阶亮度等级 z 内置 256*8bit(ET6208)，256*10bit(ET6210)，256*12bit(ET6212)RAM 可任意设置显示 RAM 的首尾地 址及周期数 z 普通模式下可以实现 10*10，12*12 标准字库的汉字显示（仅针对 ET6210，ET6212） z 7 个时间等级的自动呼吸功能 z 10bits ADC z I C总线接口 z 用户可以通过I C总线接口读取音频信号并自行设定音乐随动显示方式 z 封装形式为 QFN24(ET6208Y)，QFN28(ET6210Y)，QFN32(ET6212Y)，SOP24(ET6208M) Rev 1.1 2009-11-27 TEL:0755-82863877 13242913995 E-MAIL:panxia168@126.com http://www.szczkjgs.com

管脚排列图 图 1 管脚排列图 管脚说明 管脚名称 I/O 功能描述 OSC I 振荡输入端口，外接一个电阻电容以决定振荡频率 SDA I/O I2C数据输入/输出端口 SDL I I2C时钟输入端口 AIN I 音频信号输入端口 SEG1~SEG8/10/12 O 段输出端口（P 沟道开漏） GRD1~GRD8/10/12 O 栅输出端口（N 沟道开漏） VDD - 电源端口 GND - 接地端口 Rev 1.1 2009-11-27

功能框图 图 2 功能框图 功能说明 1.振荡器 RC 选取 图 3 振荡器RC 选取 5 18k 33pf 4.2 16k 33pf 2.5MHz 3.3 15k 33pf 2.I2C总线说明 总线接口 MCU 通过 SDA 和 SCL 端口与 ET6208 进行数据传输。SDA 和 SCL 组成总线接口。需要连接一个上 拉电阻到电源端。 数据有效性 当 SCL 信号处于高电平时，SDA 端口上的数据都是有效稳定的。只有当 SCL 信号处于低电平时，才 能改变 SDA 端口上的电平高低。 开始（重新开始）和停止工作条件 Rev 1.1 2009-11-27

当 SCL 信号为高电平，SDA 信号由高电平转为低电平开始工作或者重新开始工作，而 SCL 信号为高 电平，SDA 信号由低电平转为高电平时停止工作。 字节格式 数据线的每个字节由 8 位组成。每个字节包含一个应答位。传输第一个数据是 MSB。 应答 在应答时钟期间，主机使 SDA 端口处于高电平，在写模式期间，ET6208 会发出应答信号使 SDA 端 口在应答期间处于低电平。在读模式期间，ET6208 不会发出应答信号从而使得 SDA 端口在应答期间处于 高电平。 图 4 I2C写模式 图 5 I2C读模式 注：ACK=应答信号 NOT ACK=无应答信号 R/W =读/模式 MSB= 字节的最高位 S=起始信号 RS= 重新开始信号 P= 停止信号 最大时钟速度=100KBITS/S Restart: 此时SDA 电平翻转如波形中虚线所表示 I2C接口协议 写命令寄存器接口协议： 图 6 寄存器写模式 z 开始位 z 芯片地址字节=0110000b Rev 1.1 2009-11-27

z 读写控制位 0b ( R/W ) z ACK=应答位 z 模式字节=（命令模式 0b +不关心位 xx + 命令寄存器地址位 addre） z ACK=应答位 z 命令寄存器数据 z 停止位 读命令寄存器接口协议: 图 7 寄存器读模式 z 开始位 z 芯片地址字节=0110000b z 读写控制位 0b ( R/W ) z ACK=应答位 (0b) z 模式字节= （命令模式 0b +不关心位xx + 命令寄存器地址位 addre） z 重新开始位 z 芯片地址字节=0110000b z 读写控制位 1b ( R/W ) z 读时钟 z NOTACK=无应答（1b） z 停止位 写 SDRAM 接口协议： 图 8 数据模式 z 开始位 z 芯片地址字节=0110000b z 读写控制位 xb ( R/W ) z ACK=应答位 Rev 1.1 2009-11-27

z 模式字节= 1xxx_xxxxb（写RAM 数据模式） z 写 SRAM 起始地址（8 位） z SRAM 数据DATAH（送 0000+高 4 位显示数据) z SRAM 数据DATAL（送低 8 位显示数据） z 停止位 注：（1）如果显示字长设为 8 位，则在送显示数据时，高 4 位显示数据用 0 补齐； （2）如果显示字长设为 10 位，则在送显示数据时，高 2 位显示数据用 0 补齐。 应用举例： I2C写命令寄存器操作 将数据 65h写入地址为 18H的寄存器，66H数据写入地址为 19H的寄存器，发送命令为：I2C起始 60 H （片地址+I2C写） 18H（命令模式+寄存器地址） 65H（寄存器的数据）19H（命令模式+寄存器地址）66H （寄存器的数据） I 2C结束。 I2C读命令寄存器操作 读地址为 18H的寄存器，发送命令为：I2C起始 60 H（片地址+I2C写） 18H （命令模式+寄存器地址） I2C重新开始 60H （片地址+I2C读）发读时钟SCL（数据输出）I2C结束。 I2C写SRAM操作 将数据 86H 87H 88H 89H依次写入起始地址为 78H的SRAM单元，发送命令为：I2C起始 60H（片地址） 80H（数据模式） 78H （写SRAM起始地址） 00H （高 4 位数据） 86H （低8 位数据）00H（高 4 位数据） 87H（低8 位数据）00H（高 4 位数据） 88H （低8 位数据）00H（高 4 位数据） 89H （低8 位数据）I2C 结束。 3.寄存器定义 表 1 ADC 转化结果寄存器 Addr: 00h-07h Adc_one,Adc_two…A dc_eight Register Addr Bit Bit Name Default Access Description 00h 7:0 adc_one 00h R ADC 转化结果 63Hz 音频数据 ADC 转化结果 01h 7:0 adc_two 00h R ADC 转化结果 160Hz 音频数据 ADC 转化结果 02h 7:0 adc_three 00h R ADC 转化结果 400Hz 音频数据 ADC 转化结果 03h 7:0 adc_four 00h R ADC 转化结果 1KHz 音频数据 ADC 转化结果 04h 7:0 adc_five 00h R ADC 转化结果 2.5KHz 音频数据 ADC 转化结果 05h 7:0 adc_six 00h R ADC 转化结果 6.25KHz 音频数据 ADC 转化结果 06h 7:0 adc_seven 00h R ADC 转化结果 12KHz 音频数据 ADC 转化结果 07h 7:0 adc_eight 00h R 音量数据 7 段频率 ADC 转化结果平均值 Rev 1.1 2009-11-27

表 2 显示数据设置寄存器 Addr: 08h Display Data Set Register Bit Bit Name Default Access Description 设置显示数据来源(模式选择)

00 ADC不工作，显示数据来自I2C

01 ADC工作，显示数据来自I2C

1:0 mdsel 00b R/W

10 ADC 工作，显示数据来自 ADC

前置运放增益设置 000 0db 001 6db 010 12db 011 18db 100 -6db 101 -12db 110 -18db 4:2 gc 000b R/W 111 X 6:5 xx xx xx Don’t care 0 开机 7 shutdown 1b R/W 1 待机 注：mdsel 是模式选择设置位： （1）为 00，则显示数据来自I2C，普通模式，可以显示用户设置的画面信息； （2）为 10，则数据来自 ADC，即为音乐同步模式，显示可以随着音乐频率的高低而跳动； （3）为 01，则用户可以读取当前ADC的数据自行处理，此时显示的数据来自I2C总线。 表 3 显示帧周期寄存器 Addr: 09h Display Frame Period Register Bit Bit Name Default Access Description 设置显示帧周期 0 最小显示帧周期 7:0 disp_para 00h R/W 255 最大显示帧周期 注：disp_para 设置显示帧周期，也就是设置一帧画面停留的时间。 当Fosc=2.5Mhz时，最小帧周期时间Tframe_min（与显示模式相关）： （1）8×8 模式Æ 4.8ms； （2）10×10 模式 Æ 6ms； （3）12×12 Æ 7.2ms 例如当显示设置为 8×8 模式 disp_para＝255，则帧周期为（255×4＋1）×4.8ms＝49008ms 表 4 显示控制寄存器 Rev 1.1 2009-11-27

Addr: 0Ah Display Control Register Bit Bit Name Default Access Description 设置 grid 占空比 1 最小 pwm 脉宽 6:0 disp_pwm 0000001 R/W 127 最大 pwm 脉宽 0 显示关 7 disp_con 0b R/W 1 显示开 注：(1) disp _pwm 设置 grid 的占空比，也就是亮度的等级。 当 Fosc=2.5Mhz，最小脉宽时间为 4.7us，最大脉宽时间为 127*4.7us。 (2) disp_con 是显示打开关断控制位，在设置和显示有关的寄存器时，应先关显示，等设置结束时再 开显示。 表 5 显示起始地址寄存器 Addr: 0Bh Display Start Address Register Bit Bit Name Default Access Description 设置显示起始地址 0 最小起始地址 7:0 read_start_adr 00h R/W 255 最大起始地址 注：read_start_adr 即是设置读 SDRAM 的内容的起始位置，也就是任意画面信息的起始地址。 表 6 显示段选及长度寄存器 Addr: 0Ch Display segment and length select Register Bit Bit Name Default Access Description 设置显示长度 1 最小显示长度 21 最大显示长度（12X12 模式） 25 最大显示长度（10X10 模式） 5:0 read_adr_length 000001b R/W 32 最大显示长度（8X8 模式） 显示段模式设置 00 8X8 模式 01 10X10 模式 7:6 seg_sel 00b R/W 10 12X12 模式 注：当 read_adr_length 设置为 m，则对应显示模式 n×n，显示画面在 SDRAM 中占用n×m 个字，每个字 长为 n 位。此处 m 实际上代表了显示一幅画面所占用的帧数，通过改变显示的起始地址，可以进行一幅画 面的动态显示。 如 read_adr_length 设置为1，则 （1） 在 8×8 模式下，显示画面在 SDRAM 中占用 8×1 个字，每个字长为 8 位； （2） 在 10×10 模式下，显示画面在 SDRAM 中占用 10×1 个字，每个字长为 10 位； Rev 1.1 2009-11-27

（3） 在 12×12 模式下，显示画面在 SDRAM 中占用 12×1 个字，每个字长为 12 位。 表 7 呼吸及音乐数据显示位置设置寄存器 Addr: 0Dh Breath and Music Data Display Position Set Register Bit Bit Name Default Access Description 音乐数据显示水平位置偏移 0 不偏移（8X8 10X10 12X12 模式） 1 水平偏移 1（10X10 12X12 模式） 2 水平偏移 2（10X10 12X12 模式） 3 水平偏移 3（12X12 模式） 2:0 audio_offset_adr 000b R/W 4 水平偏移 4（12X12 模式） 音量显示控制位 0 音量显示关闭 3 voice_con 0b R/W 1 音量显示打开 渐明渐暗周期设置 1 最小渐明渐暗周期 6:4 breath_period 001b R/W 7 最大渐明渐暗周期 渐明渐暗功能控制位 0 关闭渐明渐暗功能 7 breath_con 0b R/W 1 打开渐明渐暗功能 注：breath_period 是设置自主呼吸功能的周期（渐明渐暗周期），也就是亮度从最暗（亮）到最亮（暗）再 到最暗（亮）的时间。 最小的自主呼吸时间（Fosc=2.5Mhz）： 最大自主呼吸时间（Fosc=2.5Mhz）： audio_offset_adr 是设置音乐数据的水平平移，示意图如图 9 所示。 表 8 偏置寄存器（音乐同步模式中设置） Addr: 0Eh-19h Bais_one,Bias_two…Bias _twelve Register Bit Bit Name Default Access Description Seg0 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_one 00h R/W 255 最大段使能门槛值（段常关） 7:0 bais_two 3Ah R/W Seg1 段使能门槛值 Rev 1.1 2009-11-27

0 最小段使能门槛值（段常开） 255 最大段使能门槛值（段常关） Seg2 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_three 57h R/W 255 最大段使能门槛值（段常关） Seg3 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_four 74h R/W 255 最大段使能门槛值（段常关） Seg4 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_five 91h R/W 255 最大段使能门槛值（段常关） Seg5 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_six AEh R/W 255 最大段使能门槛值（段常关） Seg6 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_seven CBh R/W 255 最大段使能门槛值（段常关） Seg7 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_eight E8h R/W 255 最大段使能门槛值（段常关） Seg8 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_nine FFh R/W 255 最大段使能门槛值（段常关） Seg9 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_ten FFh R/W 255 最大段使能门槛值（段常关） Seg10 段使能门槛值 0 最小段使能门槛值（段常开） 7:0 bais_eleven FFh R/W 255 最大段使能门槛值（段常关） Seg11 段使能门槛值 7:0 bais_twelve FFh R/W 0 最小段使能门槛值（段常开） Rev 1.1 2009-11-27

255 最大段使能门槛值（段常关） 注：bais_oneÆ bais_twelve 是设置各个段的显示门槛值，也即是划分音乐数据每段频率的幅度等级（当ADC 的值大于该门限值，则对应的段点亮）。也可以通过对 12 个寄存器的设置，实现音乐同步数据在显示矩阵 上的垂直平移，示意图如图 9 所示。 图 9 音乐数据偏移地址设置 例：如图 9 所示，横坐标为 grid（12 个），纵坐标为 seg（12 个），斜线区域表示在使用音乐同步显示功能 1. 设置 bias_one、bias_two、bias_eleven 和 bias_twelve 为 ffh，bais_three 到bais_ten 设置各个音乐频率的 门限值，即图 9 中 S[0]、S[1] 、S[10]、S[11]所对应的行无显示（因为 ADC 的值不会大于 FFH）； 2. 设置呼吸及音乐数据显示位置设置寄存器中的 audio_offset_adr=010b，则图 9 中 g[0]、g[1] 、 g[10]、g[11]所对应的列无显示，即显示从 g[2]列开始显示。 极限参数 1. 最大额定值（Ta=25℃,GND=0V） 参数 符号 范围 单位 提供电压 VDD -0.5～+7 V 逻辑输入电压 VI -0.5～VDD+0.5 V IOLGR +400 mA 驱动输出电流 IOHSG -60 mA 最大驱动输出电流 ITOTAL 400 mA 工作温度 TOPE -40～+85 ℃ 存储温度 TSTG -65～+150 ℃ 2. 推荐的工作条件（Ta= -20～+70℃,GND=0V，VDD＝5V） 参数 符号 最小值 典型值 最大值 单位 逻辑电源电压 VDD 2.7 — 5.5 V 工作电流（Note1） IDD1 — — 3 mA Rev 1.1 2009-11-27

工作电流(Note2) IDD2 － － 2 mA 关断电流 Isd － － 1 µA 高电平输入电压 VIH 2 — VDD V 低电平输入电压 VIL 0 — 0.4 V 注释：Note1：测试条件：设置模式选择寄存器=10b(即 mdsel＝10b，音乐同步模式)，显示控制寄存器=00H （disp_con=0b 显示关闭） N ote2：测试条件：设置模式选择寄存器=01b（即 mdsel＝01b，读取 ADC 数据模式），显示控制寄 存器=00H（disp_con=0b 显示关闭） 电参数（VDD=5V，GND=0V，Ta=25℃） 参数 符号 测试条件 最小值 典型值 最大值 单位 IOHSG1 VO= VDD -1V SG1～SG8/10/12 -30 -35 -40 mA 高电平输出电流 IOHSG2 VO=VDD -0.65V SG1～SG8/10/12 -45 -50 -55 mA 低电平输出电流 IOLGR VO=0.65V GR1～GR8/10/12 300 — mA 高电平输入电压 VIH — 2 — 5 V 低电平输入电压 VIL — 0 — 0.4 V 振荡频率 fosc 2.3 2.5 2.7 MHz 帧显示周期 － 见表 3 输入低电平电流 Vin＝0V 5 nA 输入高电平电流 Vin＝VDD 5 nA 参考应用线路图 图 10 典型应用图 *：此电路仅供参考。 Rev 1.1 2009-11-27

共阴 LED 连接方式 图 11 共阴LED 连接 封装尺寸 QFN24 Bottom View Side View Unit:mm 0.30～0.18 4.00±0.10 4.00±0.10 0.50±0.05 0.40±0.10 2.70±0.10 0.70～0.80 0.00～0.05 0.203±0.05 QFN28 Bottom View Side View Unit:mm 0.20±0.05 4.00±0.05 4.00±0.05

0.40 BSC

0.40±0.10 2.15～2.40 0.75±0.05 0.00～0.05

0.2 REF

2.15～2.40 Rev 1.1 2009-11-27

Unit:mm0.18～0.30 4.924～5.076 4.924～5.076 0.50TYP 0.324～0.476 3.40±0.10 0.70～0.90 0.00～0.05 0.203REF 3.40±0.10 SOP24 0.406TYP 1.27TYP 7.42～7.62 15.28～15.48 Unit：mm 9.90～10.50 0.70～0.90 0.10～0.25 2.13～2.23 4°TYP 1.34TYP Rev 1.1 2009-11-27