CH351 WCH | Alldatasheet

Document overview

  • Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
  • PDF pages: 10

Technical content

CH351手册（一） １ PCI 总线双串口或打印口芯片CH351 手册（一） 版本：1A http://wch.cn 1、概述 CH351 是PCI 总线的双串口或打印口芯片，包含两个兼容16C550 的异步串口或者一个EPP/ECP 增强型双向并口，异步串口支持半双工收发自动切换，支持最高4Mbps的通讯波特率，可以用于PCI 总线的RS232 串口扩展、带自动硬件速率控制的PCI 高速串口、串口组网、RS485 通讯、并口/打印 口扩展的PCI插卡等。下图为其一般应用框图。 2、特点 2.1. 概述

  • 同一芯片可配置为PCI总线的双通道串口或者单并口/打印口。
  • 驱动程序支持Windows 98/ME/NT4.0/2000/XP/Vista/2007/2008以及Linux。
  • 支持5V电源电压，支持串口低功耗睡眠模式。
  • 芯片功能相当于CH352，提供双串口、4串口以及8 串口等应用方案。
  • LQFP-64无铅封装，兼容RoHS。 2.2. 串口
  • 完全独立的两个异步串口，兼容16C450、16C550及16C552并且有所增强。
  • 支持5、6、7或者8个数据位以及1或者2 个停止位。 TXD1/RTS1/DTR1 STB/AFD/INIT/SIN RXD/CTS/DSR/RI/DCD D0-D7 TXD/RTS/DTR PCI信号 CH351芯片 双串口 PCI 总线 RXD1/CTS1/DSR1/RI1/DCD1 串口1 PCI信号 CH351芯片 并口/打印口 PCI 总线 BUSY/ACK/PE/SELT/ERR 并口 打印口 串口0

CH351手册（一） ２

  • 可编程通讯波特率，支持115200bps以及最高达4Mbps的通讯波特率。
  • 内置16字节的FIFO先进先出缓冲器，支持4个FIFO触发级。
  • 支持MODEM调制解调器信号CTS、DSR、RI、DCD、DTR、RTS，可由75232芯片转成RS232电平。
  • 支持硬件流控制信号CTS和RTS自动握手和自动传输速率控制，兼容TL16C550C。
  • 支持串口帧错误检测、支持Break线路间隔检测。
  • 支持全双工和半双工串口通讯，提供DTR/TNOW串口发送状态信号支持RS485收发自动切换。
  • 内置时钟振荡器，可选22.1184MHz等频率的晶体。 2.3. 并口
  • 支持SPP、Nibble、Byte、PS/2、EPP、ECP等IEEE1284并口/打印口工作方式。
  • 支持双向数据传输，支持最高达2M字节/每秒的传输速度。
  • 内置打印口所需的上拉电阻，外围元器件少，电路简单。 3、封装 双串口 有关并口/打印口的应用说明和引脚图请参考手册（二）CH351DS2.PDF。 封装形式 塑体宽度 引脚间距 封装说明 订货型号 LQFP-64 7mm x 7mm 0.4mm 15.7mil 超小LQFP64贴片 CH351Q 4、引脚 4.1. 电源线和辅助信号线 引脚号 引脚名称 类型 引脚说明 17,53 VCC 电源 正电源端

52 GND 电源 公共接地端

49 XI 输入 晶体振荡的输入端，需要外接晶体

4.2. PCI 总线信号线

CH351手册（一） ３ 引脚号 引脚名称 类型 引脚说明

50 RST 输入输出 系统复位信号线，低电平有效，兼晶体振荡的反相输出

51 CLK 输入 系统时钟信号线，上升沿有效

54-61, 64,1-7, 15-16, 18-23, 25-32 AD31～AD0 三态输出 及输入 地址和双向数据复用信号线 62,8, 14,24 CBE3～CBE0 输入 总线命令和字节使能复用信号线

13 PAR 三态双向 奇偶校验信号线

63 IDSEL 输入 初始化设备选择信号线，高电平有效

9 FRAME 输入 帧周期开始信号线，低电平有效

10 TRDY 三态输出 目标设备准备好信号线，低电平有效

11 DEVSEL 三态输出 目标设备选中信号线，低电平有效

12 INTA 开漏输出 INTA中断请求信号线，低电平有效

4.3. 串口0 信号线 引脚号 引脚名称 类型 引脚说明

40 CTS0 输入 MODEM信号，清除发送，低电平有效，内置弱上拉

39 DSR0 输入 MODEM信号，数据装置就绪，低电平有效，内置弱上拉

38 RI0 输入 MODEM信号，振铃指示，低电平有效，内置弱上拉

37 DCD0 输入 MODEM信号，载波检测，低电平有效，内置弱上拉

43 RXD0 输入 异步串行数据输入，内置弱上拉电阻

33 DTR0

TNOW0 输出 MODEM信号，数据终端就绪，低电平有效 TNOW0为串行数据正在发送状态指示，高电平有效

34 RTS0 输出 MODEM信号，请求发送，低电平有效

41 TXD0 输出 异步串行数据输出

4.4. 串口1 信号线 引脚号 引脚名称 类型 引脚说明

48 CTS1 输入 MODEM信号，清除发送，低电平有效，内置弱上拉

47 DSR1 输入 MODEM信号，数据装置就绪，低电平有效，内置弱上拉

46 RI1 输入 MODEM信号，振铃指示，低电平有效，内置弱上拉

45 DCD1 输入 MODEM信号，载波检测，低电平有效，内置弱上拉

44 RXD1 输入 异步串行数据输入，内置弱上拉电阻

35 DTR1

TNOW1 输出 MODEM信号，数据终端就绪，低电平有效 TNOW1为串行数据正在发送状态指示，高电平有效

36 RTS1 输出 MODEM信号，请求发送，低电平有效

42 TXD1 输出 异步串行数据输出

5、配置 5.1. 全局功能配置 CH351芯片由RST引脚配置两种功能模式：双串口功能模式、并口/打印口功能模式。参考下表。

CH351手册（一） ４ RST引脚和XI引脚组合 功能模式 RST 引脚直接连接PCI总线复位信号 并口/打印口功能模式 RST 引脚通过电阻连接PCI总线复位信号 XI引脚与RST引脚之间跨接一个晶体 双串口功能模式 使用外部晶体为时钟源 RST 引脚通过电阻连接PCI总线复位信号 XI引脚直接连接PCI总线复位信号 双串口功能模式 使用PCI总线时钟为时钟源 5.2. 串口内部时钟 CH351 芯片内部具有时钟振荡器，只需要在XI 和RST 引脚之间连接一个晶体，就能产生串口所 需的外部时钟信号，如果不接晶体，CH351芯片也可以使用PCI总线时钟作为外部时钟信号。 CH351 芯片内部将XI 引脚的外部时钟信号进行分频或倍频，分别产生串口0 和串口1 的内部基 准时钟。为了与现有计算机串口的16C550 芯片兼容，默认的内部时钟频率是1.8432MHz，对应的最 大串口波特率是115200bps。CH351 芯片支持多种内部时钟频率，当内部时钟频率加倍时，如果应用 软件不变，那么实际的通讯波特率也加倍，即应用软件设置为115200bps的串口实际为230400bps。 6、寄存器 6.1. 基本约定 6.1.1. 属性简写：R=完全只读，W=可读可写，S=只读但可以事先设定，….=省略号。 6.1.2. 数据的数制：如果以H结尾则为十六进制数，否则为二进制数。 6.1.3. 数值的通配符以及属性：r=保留（禁止使用），x=任意值，….=省略号。 6.2. PCI 配置空间 类别 地址 寄存器名称 寄存器属性 系统复位后默认值 标准 PCI 设备 配置 空间 01H-00H VID厂商标识：Vendor ID SSSS 1C00H 03H-02H DID设备标识：Device ID SSSS 2273H或2170H，后注 05H-04H 命令寄存器：Command RRRRRRRRRRRRRRRW 0000000000000000 07H-06H 状态寄存器：Status RRRRRRRRRRRRRRRR 000000100000x000 08H 芯片版本：Revision ID SS 0FH 0BH-09H 设备类代码：Class Code SSSSSS 070002H或070101H 0FH-0CH RRRRRRRR 00000000H 13H-10H 串口0基址： I/O Base Address 0 WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR 0000000000000000 0000000000000001 17H-14H 串口1或并口基址： I/O Base Address 1 WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR 0000000000000000 0000000000000001 2BH-18H RRRR….RRRR 0000….0000H 2FH-2CH 子系统标识：Subsystem ID SSSSSSSS 与DID+VID相同 3BH-30H RRRR….RRRR 0000….0000H 3FH-3CH 中断号和中断引脚等： Interrupt Line & Pin RRRRRRRRRRRRRRRR RRRRRRRRWWWWWWWW 0000000000000000 0000000100000000 配置寄 存器等 40H 配置控制寄存器CFG_CTRL RRRRRRWW 0x100011 7FH-41H 保留 （禁止使用） （禁止使用） 配置空间的DID设备标识，在双串口功能模式下是2273H，在并口/打印口功能模式下是2170H； CC 设备类代码，在双串口功能模式下是070002H，在并口/打印口功能模式下是070101H。

CH351手册（一） ５ 6.3. 配置寄存器的位 寄存器名称 位址 属性 位的使用说明 位值=0 位值=1 配置控制寄存器CFG_CTRL （配置空间40H地址） 位0 W 位变量寄存器 位1 W 位变量寄存器 位6 R 当前全局功能模式状态 双串口 并口 6.4. 串口寄存器 CH351的串口兼容工业标准16550并有所增强，表中标为灰色的寄存器位为增强功能，除此之外 的寄存器可以参考单串口芯片16C550或者双串口芯片CH432的说明。串口0寄存器的实际地址为I/O 基址0加表中的偏移地址，串口1寄存器的实际地址为I/O基址1加表中的偏移地址，除了SLP/CK2X 寄存器位之外，串口0与串口1的寄存器都相同。表中DLAB为寄存器LCR的位7，X 表示不关心DLAB 值，RO表示寄存器只读，WO表示寄存器只写，R/W表示寄存器可读可写。 地 址 DLAB R/W 名 称 位7 位6 位5 位4 位3 位2 位1 位0 0 0 RO RBR 位7 位6 位5 位4 位3 位2 位1 位0 0 0 WO THR 位7 位6 位5 位4 位3 位2 位1 位0 1 0 R/W IER RESET LOWPOWER SLP/CK2X 0 IEMODEM IELINES IETHRE IERECV

2 X RO IIR FIFOENS FIFOENS 0 0 IID3 IID2 IID1 NOINT

2 X WO FCR RECVTG1 RECVTG0 0 0 0 TFIFORST RFIFORST FIFOEN

3 X R/W LCR DLAB BREAKEN PARMODE1 PARMODE0 PAREN STOPBIT WORDSZ1 WORDSZ0

4 X R/W MCR HALF TNOW AFE LOOP OUT2 OUT1 RTS DTR

5 X RO LSR RFIFOERR TEMT THRE BREAKINT FRAMEERR PARERR OVERR DATARDY

6 X RO MSR DCD RI DSR CTS △DCD △RI △DSR △CTS

7 X R/W SCR 位7 位6 位5 位4 位3 位2 位1 位0

0 1 R/W DLL 位7 位6 位5 位4 位3 位2 位1 位0 1 1 R/W DLM 位15 位14 位13 位12 位11 位10 位9 位8 下表是串口寄存器在上电复位或者PCI总线复位或者串口软复位之后的默认值。 寄存器名称 位7 位6 位5 位4 位3 位2 位1 位0 IER 0 0 0 0 0 0 0 0 IIR 0 0 0 0 0 0 0 1 FCR 0 0 0 0 0 0 0 0 LCR 0 0 0 0 0 0 0 0 MCR 0 0 0 0 0 0 0 0 LSR 0 1 1 0 0 0 0 0 MSR DCD RI DSR CTS 0 0 0 0 SCR 保持 保持 保持 保持 保持 保持 保持 保持 FIFO 复位，包括发送FIFO和接收FIFO TSR 复位，TSR是串口发送移位寄存器 RSR 复位，RSR为串口接收移位寄存器 其它 未定义 RBR：接收缓冲寄存器，如果LSR的DATARDY位为1则可以从该寄存器读取接收到的数据。如果FIFOEN 为1 则从串口移位寄存器RSR接收到的数据首先被存放于接收FIFO中，然后通过该寄存器读出。 THR：发送保持寄存器，包括发送FIFO，用于写入准备发送的数据。如果FIFOEN 为1 则写入的数据 首先被存放于发送FIFO中，然后通过发送移位寄存器TSR逐个输出。 IER：中断使能寄存器，包括增强功能控制位以及串口中断使能。

CH351手册（一） ６ RESET：该位置1则软复位该串口，该位能够自动清0，无需软件清0。 LOWPOWER：该位为1则关闭该串口的内部基准时钟，从而使该串口进入低功耗状态。 SLP/CK2X：串口0与串口1的该位用途不同，串口0 是SLP，该位为1 则关闭时钟振荡器，从而 使串口0与串口1全部进入睡眠状态，串口1 是CK2X，该位为1 则强制将外部时钟信号2 倍 频后作为串口0和串口1的内部基准时钟。 IEMODEM：该位为1则允许调制解调器输入状态变化中断。 IELINES：该位为1则允许接收线路状态中断。 IETHRE：该位为1则允许发送保持寄存器空中断。 IERECV：该位为1则允许接收到数据中断。 IIR：中断识别寄存器，用于分析中断源并处理。 FIFOENS：该位为FIFO启用状态，为1 表示已经启用FIFO。 IIR 寄存器位 优先 级 中断类型 中断源 清中断 方法 IID3 IID2 IID1 NOINT 0 0 0 1 无 没有中断产生 没有中断 0 1 1 0 1 接收线路状态 OVERR、PARERR、FRAMEERR、BREAKINT 读LSR 0 1 0 0 2 接收数据可用 接收到的字节数达到FIFO的触发点 读RBR 1 1 0 0 2 接收数据超时 超过4个数据的时间未收到下一数据 读RBR 0 0 1 0 3 THR 寄存器空 发送保持寄存器空， IETHRE从0 变1 可以重新使能中断 读IIR 或写THR 0 0 0 0 4 MODEM 输入变化 △CTS、△DSR、△RI、△DCD 读MSR FCR：先进先出缓冲区FIFO控制寄存器，用于使能和复位FIFO。 RECVTG1 和RECVTG0：设置接收FIFO 的中断和硬件流控制的触发点，00 对应1 个字节，即接收 满1 个字节产生接收数据可用的中断，并在使能硬件流控制时自动无效RTS 引脚，01 对应4 个字节，10对应8个字节，11对应14个字节。 TFIFORST：该位置1则清空发送FIFO中的数据（不含TSR），该位能够自动清0，无需软件清0。 RFIFORST：该位置1则清空接收FIFO中的数据（不含RSR），该位能够自动清0，无需软件清0。 FIFOEN：该位为1 则启用FIFO，该位清0 则禁用FIFO，禁用FIFO后为16C450兼容模式，相当 于FIFO只有一个字节。 LCR：线路控制寄存器，用于控制串口通讯的格式。 DLAB：该位为除数锁存器存取使能，为1时才能存取DLL和DLM，为0时才能存取RBR/THR/IER。 BREAKEN：该位为1则强制产生BREAK线路间隔。 PARMODE1和PARMODE0：当PAREN为1时设置奇偶校验位的格式：00则奇校验，01则偶校验，10 PAREN：该位为1则允许发送时产生和接收时校验奇偶校验位，为0则无奇偶校验位。 STOPBIT：该位为1则两个停止位，为0 则一个停止位。 WORDSZ1 和WORDSZ0：设置字长度，00 则5 个数据位，01 则6 个数据位，10 则7 个数据位，11 则8 个数据位。 MCR：调制解调器MODEM控制寄存器，用于控制MODEM输出。 HALF：该位为0则工作于全双工通讯方式，收发可以同时独立进行；该位为1 则工作于半双工通 讯方式，发送时自动关闭接收直到发送完成。 TNOW：该位为1则将DTR引脚更名为TNOW引脚，用于串行数据正在发送状态指示，高电平有效， 可以用于半双工串口应用中自动控制RS485收发器的收发切换。 AFE：该位为1 则允许CTS 和RTS 硬件自动流控制。如果AFE 为1，那么仅在检测到CTS 引脚输 入有效（低电平有效）时串口才继续发送下一个数据，否则暂停串口发送，当AFE 为1 时的 CTS 输入状态变化不会产生MODEM 状态中断。如果AFE 为1 并且RTS 为1，那么当接收FIFO 空时，串口会自动有效RTS 引脚（低电平有效），直到接收的字节数达到FIFO 的触发点时， 串口才自动无效RTS引脚，并能够在接收FIFO空时再次有效RTS引脚。使用硬件自动带率控 制，可将己方的CTS引脚接到对方的RTS引脚，并将己方的RTS引脚送到对方的CTS引脚。 LOOP：该位为1则使能内部回路的测试模式。在内部回路的测试模式下，串口所有对外输出引脚

CH351手册（一） ７ 均为无效状态，TXD内部返回到RXD（即TSR的输出内部返回到RSR的输入），RTS内部返回到 CTS，DTR内部返回到DSR，OUT1内部返回到RI，OUT2内部返回到DCD。 OUT2：该位为1则允许该串口的中断请求输出，否则该串口不产生实际中断请求。 OUT1：该位为用户可定义MODEM控制位，没有连接实际输出引脚。 RTS：该位为1则RTS引脚输出有效（低电平有效），否则RTS引脚输出无效。 DTR：该位为1则DTR引脚输出有效（低电平有效），否则DTR引脚输出无效。 LSR：线路状态寄存器，用于查询方式分析串口状态。 RFIFOERR：该位为1表示在接收FIFO中存在至少一个PARERR、FRAMEERR或BREAKINT错误。 TEMT：该位为1表示发送保持寄存器THR和发送移位寄存器TSR全空。 THRE：该位为1表示发送保持寄存器THR空。 BREAKINT：该位为1表示检测到BREAK线路间隔。 FRAMEERR：该位为1表示正在从接收FIFO中读取的数据的帧错误，缺少有效的停止位。 PARERR：该位为1表示正在从接收FIFO中读取的数据的奇偶校验错。 OVERR：该位为1表示接收FIFO缓冲区溢出。 DATARDY：该位为1表示接收FIFO中有接收到的数据，读取FIFO中所有数据后，该位自动清0。 MSR：调制解调器MODEM状态寄存器，用于查询MODEM状态。 DCD：该位是DCD引脚的位反，为1表示DCD引脚有效（低电平有效）。 RI：该位是RI引脚的位反，为1表示RI引脚有效（低电平有效）。 DSR：该位是DSR引脚的位反，为1表示DSR引脚有效（低电平有效）。 CTS：该位是CTS引脚的位反，为1表示CTS引脚有效（低电平有效）。 △DCD：该位为1表示DCD引脚输入状态发生过变化。 △RI：该位为1表示RI引脚输入状态发生过变化。 △DSR：该位为1表示DSR引脚输入状态发生过变化。 △CTS：该位为1表示CTS引脚输入状态发生过变化。 SCR：用户可定义寄存器。 DLL 和DLM：波特率除数锁存器，DLL是低字节，DLM是高字节，两者组成的16位除数用于由16位计 数器构成的串口波特率产生器。该除数 = 串口内部基准时钟 / 16 / 所需通讯波特率。如果串口 内部基准时钟为1.8432MHz，所需波特率为9600bps，则除数=1843200/16/9600=12。 7、功能说明 7.1. 查询与中断 CH351芯片的两个串口合用一个PCI中断请求引脚，所以在进入PCI中断服务程序后，首先应该 分析出是否为CH351请求中断，以及是哪个串口的中断请求。当进入中断服务程序后，首先读取串口 0 的IIR寄存器，有中断则处理并退出，无中断则读取串口1的IIR寄存器，有中断则处理并退出， 无中断则直接退出。当确认是某个串口的中断后，如果有必要还可以进一步分析LSR寄存器，分析中 断原因并处理。 如果串口工作于中断方式，那么需要设置IER寄存器以允许相应的中断请求，并设置MCR寄存器 中的OUT2以允许中断输出。 如果串口工作于查询方式，那么无需设置IER和MCR的OUT2，只需查询LSR寄存器并分析处理。 7.2. 串口操作 具体操作可以参考单串口芯片16C550或者双串口芯片CH432的说明。 7.3. 应用说明 CH351 芯片的串口输出引脚都是CMOS 电平，兼容TTL 电平，输入引脚能够兼容CMOS 电平和TTL 电平，通过外加RS232电平转换器，可以进一步转换为RS232串口。

CH351手册（一） ８ CH351芯片的串口正常工作时需要外部向XI引脚提供时钟信号。一般情况下，时钟信号由CH351 内置的反相器通过晶体稳频振荡产生。PCI 总线复位后，PCI 配置空间的命令寄存器的位0 为0（禁 止I/O空间），所以CH351自动关闭时钟振荡器，从而使串口0与串口1 全部进入睡眠状态，直到CH351 被分配I/O基址并且命令寄存器的位0为1 才开启时钟振荡器。 异步串口方式下CH351芯片的引脚包括：数据传输引脚和MODEM联络信号引脚。数据传输引脚包 括：TXD 引脚和RXD 引脚，默认都是高电平。MODEM 联络信号引脚包括：CTS 引脚、DSR 引脚、RI 引 脚、DCD 引脚、DTR 引脚、RTS 引脚，默认都是高电平。所有这些MODEM 联络信号都可以作为通用IO 引脚，由计算机应用程序控制并定义其用途。 CH351内置了独立的收发缓冲区及FIFO，支持单工、半双工或者全双工异步串行通讯。串行数据 包括1 个低电平起始位、8 个数据位、0 个或者1 个附加校验位或者标志位，1 个或者2 个高电平停 止位，支持奇校验/偶校验/标志校验/空白校验。CH351 支持常用通讯波特率：1200、2400、4800、 信号的波特率误差小于0.2％，串口接收信号的允许波特率误差不小于2％。 在计算机端的Windows和Linux操作系统下，CH351的驱动程序能够兼容标准串口，所以绝大部 分原串口应用程序完全兼容，通常不需要作任何修改。 CH351可以用于通过PCI总线为计算机扩展额外的高速RS232串口、支持自动硬件速率控制的高 波特率串口、RS422或者RS485通讯接口等。 8、参数 8.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏） 名称 参数说明 最小值 最大值 单位 TA 工作时的环境温度 -40 85 ℃ TS 储存时的环境温度 -55 125 ℃ VCC 电源电压（VCC接电源，GND接地） -0.5 6.0 V VIO 输入或者输出引脚上的电压 -0.5 VCC+0.5 V 8.2. 电气参数（测试条件：TA=25℃，VCC=5V，不包括连接PCI总线的引脚） 名称 参数说明 最小值 典型值 最大值 单位 VCC 电源电压（请参考下面的注意事项） 4.5 5 5.3 V ICC 工作时的电源电流 1 15 50 mA VIL 低电平输入电压 -0.5 0.8 V VIH 高电平输入电压 2.0 VCC+0.5 V VOL 低电平输出电压（4mA吸入电流） 0.5 V VOH 高电平输出电压（1mA输出电流） VCC-0.5 V IIN 无上拉的输入端的输入电流 10 uA IUP 带弱上拉的输入端的输入电流 3 8 200 uA 8.3. 时序参数（测试条件：TA=25℃，VCC=5V，FCLK=33.3MHz，参考附图） 名称 参数说明 最小值 典型值 最大值 单位 FCLK CLK输入频率（PCI总线的主频） 0 33.3 40 MHz FXI XI输入频率、晶体频率 0.9216 22.1184 33.3 MHz

CH351手册（一） ９ 9、应用 9.1. 双RS232 串口（下图） 这是基于CH351芯片的PCI双通道串口的电路。U3和U4是RS232电平转换芯片75232，P3和P4 是10脚双排针或者DB9插针。晶体X1用于时钟振荡电路。电容C0和C11～C13用于电源退耦，C11～ C13 是容量为0.1uF的独石或者高频瓷片电容，分别就近并联在CH351的电源引脚或者75232芯片的 电源引脚上。 CH351属于高频数字电路，应该考虑信号阻抗匹配，在设计PCB板时需要参考PCI总线规范。建 议CH351的PCI信号线的长度都小于35mm，时钟线CLK 的长度尽量保持在50mm～65mm之间，并且不 宜靠近其它信号线，建议在CLK两侧及PCB背面布置接地线或者覆铜，以减少周边信号线的干扰。 9.2. 双RS485 接口（下图） 这是基于CH351芯片的PCI双RS485接口电路，U3和U4是RS485收发器芯片。

CH351手册（一） １０