MC14051B ONSEMI | Alldatasheet

Document overview

  • Manufacturer or author: Provided By ALLDATASHEET.COM(FREE DATASHEET DOWNLOAD SITE)
  • PDF pages: 12

Technical content

Features

  • Triple Diode Protection on Control Inputs
  • Switch Function is Break Before Make
  • Supply V oltage Range = 3.0 Vdc to 18 Vdc
  • Analog V oltage Range (VDD − VEE ) = 3.0 to 18 V Note: VEE must be VSS
  • Linearized Transfer Characteristics
  • Low−noise − 12 nV/√Cycle, f ≥ 1.0 kHz Typical
  • Pin−for−Pin Replacement for CD4051, CD4052, and CD4053
  • For 4PDT Switch, See MC14551B
  • For Lower RON , Use the HC4051, HC4052, or HC4053 High−Speed CMOS Devices
  • Pb−Free Packages are Available* MAXIMUM RATINGS (Voltages Referenced to VSS ) Symbol Parameter Value Unit VDD DC Supply Voltage Range (Referenced to VEE , VSS ≥ VEE ) −0.5 to +18.0 V Vin, Vout Input or Output Voltage Range (DC or Transient) (Referenced to VSS for Control Inputs and VEE for Switch I/O) −0.5 to VDD + 0.5 V Iin Input Current (DC or Transient) per Control Pin+10 mA ISW Switch Through Current ± 25 mA PD Power Dissipation per Package (Note 1) 500 mW TA Ambient Temperature Range −55 to +125 °C Tstg Storage Temperature Range −65 to +150 °C TL Lead Temperature (8−Second Soldering) 260 °C Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected. 1. Temperature Derating: Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C T o 125C This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high−impedance circuit. For proper operation, V in and Vout should be constrained to the range VSS (Vin or Vout) VDD . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS , VEE or VDD ). Unused outputs must be left open. http://onsemi.com MARKING DIAGRAMS PDIP−16 P SUFFIX CASE 648 MC140xxBCP AWLYYWW SOIC−16 D SUFFIX CASE 751B TSSOP−16 DT SUFFIX CASE 948F 140xxB AWLYWW 0xxB ALYW xx = Specific Device Code A = Assembly Location WL, L = Wafer Lot YY, Y = Year WW, W = Work Week SOEIAJ−16 F SUFFIX CASE 966 MC140xxB AWLYWW See detailed ordering and shipping information in the package dimensions section on page 9 of this data sheet.

ORDERING INFORMATION

*For additional information on our Pb−Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.

MC14051B, MC14052B, MC14053B http://onsemi.com MC14051B 8−Channel Analog Multiplexer/Demultiplexer MC14052B Dual 4−Channel Analog Multiplexer/Demultiplexer MC14053B Triple 2−Channel Analog Multiplexer/Demultiplexer VDD = PIN 16 VSS = PIN 8 VEE = PIN 7 Note: Control Inputs referenced to VSS , Analog Inputs and Outputs reference to VEE . VEE must be ≤ VSS . INHIBIT A B C X CONTROLS SWITCHES IN/OUT COMMON OUT/IN CONTROLS SWITCHES IN/OUT COMMONS OUT/IN X Y VDD = PIN 16 VSS = PIN 8 VEE = PIN 7 CONTROLS SWITCHES IN/OUT X Y Z COMMONS OUT/IN VDD = PIN 16 VSS = PIN 8 VEE = PIN 7 INHIBIT A B INHIBIT A B C PIN ASSIGMENT MC14051B MC14052B MC14053B 125 VDD C B A X VSS VEE INH 125 X V DD B A Y VSS VEE INH 125 X Y V DD C B A Z VSS VEE INH

MC14051B, MC14052B, MC14053B http://onsemi.com ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ELECTRICAL CHARACTERISTICS

ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ − 55C ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ 25C ÎÎÎÎÎ ÎÎÎÎÎ 125C ÎÎ ÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Characteristic ÎÎÎ Î Î Î ÎÎÎ Symbol ÎÎÎ Î Î Î ÎÎÎ VDD ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Test Conditions ÎÎ ÎÎ ÎÎ Min ÎÎÎ Î Î Î ÎÎÎ Max ÎÎÎ Î Î Î ÎÎÎ Min ÎÎÎ Î ÎÎ ÎÎÎ Typ (Note 2) ÎÎ Î Î ÎÎ Max ÎÎÎ Î Î Î ÎÎÎ Min ÎÎÎ Î Î Î ÎÎÎ Max ÎÎ ÎÎ ÎÎ Unit ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ SUPPLY REQUIREMENTS (Voltages Referenced to VEE ) ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Power Supply Voltage Range ÎÎÎ Î Î Î ÎÎÎ VDD ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ VDD – 3.0 ≥ VSS ≥ VEE ÎÎ ÎÎ ÎÎ 3.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 3.0 ÎÎÎ Î ÎÎ ÎÎÎ ÎÎ Î Î ÎÎ ÎÎÎ Î Î Î ÎÎÎ 3.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎ ÎÎ ÎÎ V ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Quiescent Current Per Package ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ IDD ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Control Inputs: Vin = VSS or VDD , Switch I/O: VEE VI/O VDD , and Vswitch 500 mV (Note 3) ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 0.005 0.010 0.015 ÎÎ Î Î Î Î Î Î ÎÎ 5.0 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ 150 300 600 ÎÎ ÎÎ ÎÎ ÎÎ ÎÎ A ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Total Supply Current (Dynamic Plus Quiescent, Per Package ÎÎÎ Î Î Î Î Î Î ÎÎÎ ID(AV) ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ TA = 25C only (The channel component, (Vin – Vout)/Ron, is not included.) ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ (0.07 A/kHz) f + IDD Typical (0.20 A/kHz) f + IDD (0.36 A/kHz) f + IDD ÎÎ ÎÎ ÎÎ ÎÎ A ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ CONTROL INPUTS — INHIBIT, A, B, C (Voltages Referenced to VSS ) ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Low−Level Input Voltage ÎÎÎ Î Î Î ÎÎÎ VIL ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ R on = per spec, Ioff = per spec ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î ÎÎÎ 1.5 3.0 4.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ ÎÎÎ 2.25 4.50 6.75 ÎÎ Î Î ÎÎ 1.5 3.0 4.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 1.5 3.0 4.0 ÎÎ ÎÎ ÎÎ V ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ High−Level Input Voltage ÎÎÎ Î Î Î ÎÎÎ VIH ÎÎÎ Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ R on = per spec, Ioff = per spec ÎÎ ÎÎ ÎÎ 3.5 7.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ 3.5 7.0 ÎÎÎ Î ÎÎ ÎÎÎ 2.75 5.50 8.25 ÎÎ Î Î ÎÎ ÎÎÎ Î Î Î ÎÎÎ 3.5 7.0 ÎÎÎ Î Î Î ÎÎÎ ÎÎ ÎÎ ÎÎ V ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Input Leakage Current ÎÎÎ ÎÎÎ Iin ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Vin = 0 or VDD ÎÎ ÎÎ ÎÎÎ ÎÎÎ ± 0.1 ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ± 0.00001 ÎÎ ÎÎ ± 0.1 ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ 1.0 ÎÎ ÎÎ A ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Input Capacitance ÎÎÎ ÎÎÎ C in ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ 5.0 ÎÎ ÎÎ 7.5 ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ pF ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ SWITCHES IN/OUT AND COMMONS OUT/IN — X, Y, Z (Voltages Referenced to VEE ) ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Recommended Peak−to−Peak Voltage Into or Out of the Switch ÎÎÎ Î Î Î ÎÎÎ VI/O ÎÎÎ Î Î Î ÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Channel On or Off ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î ÎÎÎ VDD ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ ÎÎÎ ÎÎ Î Î ÎÎ VDD ÎÎÎ Î Î Î ÎÎÎ ÎÎÎ Î Î Î ÎÎÎ VDD ÎÎ ÎÎ ÎÎ VPP ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Recommended Static or Dynamic Voltage Across the Switch (Note 3) (Figure 5) ÎÎÎ Î Î Î Î Î Î ÎÎÎ Vswitch ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Channel On ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 600 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ ÎÎ Î Î Î Î ÎÎ 600 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 300 ÎÎ ÎÎ ÎÎ ÎÎ mV ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Output Offset Voltage ÎÎÎ ÎÎÎ VOO ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Vin = 0 V, No Load ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ V ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ ON Resistance ÎÎÎ Î Î Î Î Î Î ÎÎÎ R on ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Vswitch 500 mV (Note 3) Vin = VIL or VIH (Control), and Vin = 0 to VDD (Switch) ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 800 400 220 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ 250 120 ÎÎ Î Î Î Î ÎÎ 1050 500 280 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 1200 520 300 ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ ON Resistance Between Any Two Channels in the Same Package ÎÎÎ Î Î Î Î Î Î ÎÎÎ R on ÎÎÎ Î Î Î Î Î Î ÎÎÎ 5.0 ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ 135 ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Off−Channel Leakage Current (Figure 10) ÎÎÎ Î Î Î Î Î Î ÎÎÎ Ioff ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Vin = VIL or VIH (Control) Channel to Channel or Any One Channel ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ± 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ ± 0.05 ÎÎ Î Î Î Î ÎÎ ± 100 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ± 1000 ÎÎ ÎÎ ÎÎ ÎÎ nA ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Capacitance, Switch I/O ÎÎÎ ÎÎÎ C I/O ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Inhibit = VDD ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ pF ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Capacitance, Common O/I ÎÎÎ Î Î Î Î Î Î ÎÎÎ C O/I ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎ Inhibit = VDD (MC14051B) (MC14052B) (MC14053B) ÎÎ ÎÎ ÎÎ ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î ÎÎ Î ÎÎ ÎÎÎ ÎÎ Î Î Î Î ÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ÎÎ ÎÎ ÎÎ ÎÎ pF ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Capacitance, Feedthrough (Channel Off) ÎÎÎ ÎÎÎ C I/O ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎ Pins Not Adjacent Pins Adjacent ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ 0.15 0.47 ÎÎ ÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎ ÎÎ ÎÎ pF 2. Data labeled “Typ” is not to be used for design purposes, but is intended as an indication of the IC’s potential performance. 3. For voltage drops across the switch (Vswitch) > 600 mV ( > 300 mV at high temperature), excessive VDD current may be drawn, i.e. the current out of the switch may contain both VDD and switch input components. The reliability of the device will be unaffected unless the Maximum Ratings are exceeded. (See first page of this data sheet.)

MC14051B, MC14052B, MC14053B http://onsemi.com ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ELECTRICAL CHARACTERISTICS (Note 4) (CL = 50 pF, TA = 25C) (VEE VSS unless otherwise indicated) ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Characteristic ÎÎÎÎÎ ÎÎÎÎÎ Symbol ÎÎÎÎÎÎ ÎÎÎÎÎÎ VDD – VEE Vdc ÎÎÎÎÎ ÎÎÎÎÎ Typ (Note 5) All Types ÎÎÎÎ ÎÎÎÎ Max ÎÎÎ ÎÎÎ Unit ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Propagation Delay Times (Figure 6) Switch Input to Switch Output (RL = 10 k) MC14051 tPLH , tPHL = (0.17 ns/pF) CL + 26.5 ns tPLH , tPHL = (0.08 ns/pF) CL + 11 ns tPLH , tPHL = (0.06 ns/pF) CL + 9.0 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPLH , tPHL ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14052 tPLH , tPHL = (0.17 ns/pF) CL + 21.5 ns tPLH , tPHL = (0.08 ns/pF) CL + 8.0 ns tPLH , tPHL = (0.06 ns/pF) CL + 7.0 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14053 tPLH , tPHL = (0.17 ns/pF) CL + 16.5 ns tPLH , tPHL = (0.08 ns/pF) CL + 4.0 ns tPLH , tPHL = (0.06 ns/pF) CL + 3.0 ns ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ 8.0 6.0 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Inhibit to Output (RL = 10 k, VEE = VSS ) Output “1” or “0” to High Impedance, or High Impedance to “1” or “0” Level MC14051B ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPHZ , tPLZ , tPZH , tPZL ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ 350 170 140 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 700 340 280 ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14052B ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 300 155 125 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 600 310 250 ÎÎÎ Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14053B ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ 275 140 110 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ 550 280 220 ÎÎÎ Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Control Input to Output (RL = 10 k, VEE = VSS ) MC14051B ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ tPLH , tPHL ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ 360 160 120 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 720 320 240 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14052B ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ 325 130 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 650 260 180 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ MC14053B ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ 5.0 ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ 300 120 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ 600 240 160 ÎÎÎ Î Î Î Î Î Î ÎÎÎ ns ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Second Harmonic Distortion (RL = 10K, f = 1 kHz) Vin = 5 VPP ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎÎ 0.07 ÎÎÎÎ ÎÎÎÎ ÎÎÎ ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Bandwidth (Figure 7) (RL = 1 k, Vin = 1/2 (VDD −VEE ) p−p, CL = 50pF

20 Log (Vout/Vin) = − 3 dB)

ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ BW ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ MHz ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Off Channel Feedthrough Attenuation (Figure 7) R L = 1K, Vin = 1/2 (VDD − VEE ) p−p fin = 4.5 MHz — MC14051B fin = 30 MHz — MC14052B fin = 55 MHz — MC14053B ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î Î ÎÎÎÎ Î Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ – 50 ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î Î Î Î Î Î Î ÎÎÎ dB ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Channel Separation (Figure 8) (RL = 1 k, Vin = 1/2 (VDD −VEE ) p−p, fin = 3.0 MHz ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ – 50 ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ dB ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Crosstalk, Control Input to Common O/I (Figure 9) (R1 = 1 k, RL = 10 k Control tTLH = tTHL = 20 ns, Inhibit = VSS ) ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎÎÎ Î ÎÎÎÎ Î ÎÎÎÎÎÎ ÎÎÎÎÎ Î ÎÎÎ Î ÎÎÎÎÎ ÎÎÎÎ Î ÎÎ Î ÎÎÎÎ ÎÎÎ Î Î Î ÎÎÎ mV 4. The formulas given are for the typical characteristics only at 25C. 5. Data labelled “Typ” is not lo be used for design purposes but In intended as an indication of the IC’s potential performance.

Figure 1. Switch Circuit Schematic Figure 3. MC14052B Functional Diagram Figure 4. MC14053B Functional Diagram

16 V DD

Figure 2. MC14051B Functional Diagram

MC14051B, MC14052B, MC14053B http://onsemi.com APPLICATIONS INFORMATION Figure A illustrates use of the on−chip level converter detailed in Figures 2, 3, and 4. The 0−to−5 V Digital Control signal is used to directly control a 9 Vp−p analog signal. The digital control logic levels are determined by VDD and VSS . The VDD voltage is the logic high voltage; the VSS voltage is logic low. For the example, VDD = + 5 V = logic high at the control inputs; VSS = GND = 0 V = logic low. The maximum analog signal level is determined by VDD and V EE . The V DD voltage determines the maximum recommended peak above V SS . The V EE voltage determines the maximum swing below V SS . For the example, VDD − VSS = 5 V maximum swing above VSS ; V SS − VEE = 5 V maximum swing below VSS. The example shows a ± 4.5 V signal which allows a 1/2 volt margin at each peak. If voltage transients above VDD and/or below VEE are anticipated on the analog channels, external diodes (Dx) are recommended as shown in Figure B. These diodes should be small signal types able to absorb the maximum anticipated current surges during clipping. The absolute maximum potential difference between V DD and VEE is 18.0 V . Most parameters are specified up to

15 V which is the recommended maximum difference

between VDD and VEE . Balanced supplies are not required. However, VSS must be greater than or equal to VEE . For example, VDD = + 10 V, VSS = + 5 V , and VEE – 3 V is acceptable. See the Table below. Figure A. Application Example +5 V -5 V VDD VSS VEE

9 Vp-p

INHIBIT, A, B, C COMMON O/I + 4.5 V −4.5 V GND +5 V EXTERNAL CMOS DIGITAL CIRCUITRY MC14051B MC14052B MC14053B Figure B. External Germanium or Schottky Clipping Diodes VDD VDD VEE VEE DX DX DX DX ANALOG I/O COMMON O/I ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ POSSIBLE SUPPLY CONNECTIONS ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VDD In Volts ÎÎÎÎÎ Î ÎÎÎ Î Î ÎÎÎ Î ÎÎÎÎÎ VSS In Volts ÎÎÎÎ Î ÎÎ Î Î ÎÎ Î ÎÎÎÎ VEE In Volts ÎÎÎÎÎÎÎ Î ÎÎÎÎÎ Î Î ÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Control Inputs Logic High/Logic Low In Volts ÎÎÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎ Î Î ÎÎÎÎÎÎÎ Î ÎÎÎÎÎÎÎÎÎ Maximum Analog Signal Range In Volts ÎÎÎÎ ÎÎÎÎ + 8 ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ – 8 ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ + 8/0 ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ + 8 to – 8 = 16 Vp–p ÎÎÎÎ ÎÎÎÎ + 5 ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ – 12 ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ + 5/0 ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ + 5 to – 12 = 17 Vp–p ÎÎÎÎ ÎÎÎÎ + 5 ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ + 5/0 ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ + 5 to 0 = 5 Vp–p ÎÎÎÎ ÎÎÎÎ + 5 ÎÎÎÎÎ ÎÎÎÎÎ ÎÎÎÎ ÎÎÎÎ – 5 ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ + 5/0 ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ + 5 to – 5 = 10 Vp–p ÎÎÎÎ ÎÎÎÎ + 10 ÎÎÎÎÎ ÎÎÎÎÎ + 5 ÎÎÎÎ ÎÎÎÎ – 5 ÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎ + 10/ + 5 ÎÎÎÎÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎ + 10 to – 5 = 15 Vp–p

MC14051B, MC14052B, MC14053B http://onsemi.com Device Package Shipping† MC14051BCP PDIP−16 500 Units / Rail MC14051BCPG PDIP−16 (Pb−Free)

500 Units / Rail

MC14051BD SOIC−16 48 Units / Rail MC14051BDG SOIC−16 (Pb−Free)

48 Units / Rail

MC14051BDR2 SOIC−16 2500 / Tape & Reel MC14051BDR2G SOIC−16 (Pb−Free) 2500 / Tape & Reel MC14051BDTR2 TSSOP−16* 2500 / Tape & Reel MC14051BF SOEIAJ−16 50 Units / Rail MC14051BFEL SOEIAJ−16 2000 / Tape & Reel MC14051BFELG SOEIAJ−16 (Pb−Free) 2000 / Tape & Reel MC14052BCP PDIP−16 500 Units / Rail MC1405BCPG PDIP−16 (Pb−Free) MC14052BD SOIC−16 48 Units / Rail MC14052BDG SOIC−16 (Pb−Free) MC14052BDR2 SOIC−16 2500 / Tape & Reel MC14052BDR2G SOIC−16 (Pb−Free) 2500 / Tape & Reel MC14052BDTR2 TSSOP−16* 2500 / Tape & Reel MC14052BF SOEIAJ−16 50 Units / Rail MC14052BFEL SOEIAJ−16 2000 / Tape & Reel MC14052BFELG SOEIAJ−16 (Pb−Free) 2000 / Tape & Reel MC14053BCP PDIP−16 500 Units / Rail MC14053BCPG PDIP−16 (Pb−Free) MC14053BD SOIC−16 48 Units / Rail MC14053BDG SOIC−16 (Pb−Free) MC14053BDR2 SOIC−16 2500 / Tape & Reel MC14053BDR2G SOIC−16 (Pb−Free) 2500 / Tape & Reel MC14053BDTR2 TSSOP−16* 2500 / Tape & Reel MC14053BF SOEIAJ−16 50 Units / Rail MC14053BFG SOEIAJ−16 (Pb−Free)

50 Units / Rail

MC14053BFEL SOEIAJ−16 2000 / Tape & Reel MC14053BFELG SOEIAJ−16 (Pb−Free) 2000 / Tape & Reel †For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D. *This package is inherently Pb−Free.

MC14051B, MC14052B, MC14053B http://onsemi.com PACKAGE DIMENSIONS PDIP−16 P SUFFIX PLASTIC DIP PACKAGE CASE 648−08 ISSUE T NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. −A− B F C S H G D J L M 16 PL SEATING 916 K PLANE−T− MAM0.25 (0.010) T DIM MIN MAX MIN MAX MILLIMETERSINCHES A 0.740 0.770 18.80 19.55 B 0.250 0.270 6.35 6.85 C 0.145 0.175 3.69 4.44 D 0.015 0.021 0.39 0.53 F 0.040 0.70 1.02 1.77 G 0.100 BSC 2.54 BSC H 0.050 BSC 1.27 BSC J 0.008 0.015 0.21 0.38 K 0.110 0.130 2.80 3.30 L 0.295 0.305 7.50 7.74 M 0 10 0 10 S 0.020 0.040 0.51 1.01 SOIC−16 D SUFFIX PLASTIC SOIC PACKAGE CASE 751B−05 ISSUE J NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. 16 9 SEATING PLANE F JM R X 45 G

8 PLP−B−

−A− M0.25 (0.010) B S −T− D K C 16 PL SBM0.25 (0.010) A ST DIM MIN MAX MIN MAX INCHESMILLIMETERS A 9.80 10.00 0.386 0.393 B 3.80 4.00 0.150 0.157 C 1.35 1.75 0.054 0.068 D 0.35 0.49 0.014 0.019 F 0.40 1.25 0.016 0.049 G 1.27 BSC 0.050 BSC J 0.19 0.25 0.008 0.009 K 0.10 0.25 0.004 0.009 M 0 7 0 7 P 5.80 6.20 0.229 0.244 R 0.25 0.50 0.010 0.019

MC14051B, MC14052B, MC14053B http://onsemi.com PACKAGE DIMENSIONS TSSOP−16 DT SUFFIX PLASTIC TSSOP PACKAGE CASE 948F−01 ISSUE A ÇÇÇ ÇÇÇ ÇÇÇ DIM MIN MAX MIN MAX INCHESMILLIMETERS A 4.90 5.10 0.193 0.200 B 4.30 4.50 0.169 0.177 D 0.05 0.15 0.002 0.006 F 0.50 0.75 0.020 0.030 G 0.65 BSC 0.026 BSC H 0.18 0.28 0.007 0.011 J 0.09 0.20 0.004 0.008 J1 0.09 0.16 0.004 0.006 K 0.19 0.30 0.007 0.012 K1 0.19 0.25 0.007 0.010 L 6.40 BSC 0.252 BSC M 0 8 0 8 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH. PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE −W−. SECTION N−N SEATING PLANE IDENT. PIN 1 1 8 16 9 DETAIL E J B C D A K H G ÉÉ ÉÉ ÉÉ DETAIL E F M L 2X L/2 −U− SU0.15 (0.006) T SU0.15 (0.006) T SUM0.10 (0.004) V ST 0.10 (0.004) −T− −V− −W− 0.25 (0.010) 16X REFK N N

MC14051B, MC14052B, MC14053B http://onsemi.com PACKAGE DIMENSIONS H E A 1 DIM MIN MAX MIN MAX INCHES --- 2.05 --- 0.081 MILLIMETERS 0.05 0.20 0.002 0.008 0.35 0.50 0.014 0.020 0.18 0.27 0.007 0.011 9.90 10.50 0.390 0.413 5.10 5.45 0.201 0.215 1.27 BSC 0.050 BSC 7.40 8.20 0.291 0.323 0.50 0.85 0.020 0.033 1.10 1.50 0.043 0.059 0.70 0.90 0.028 0.035 --- 0.78 --- 0.031 A HE LE 10 0 10 LE Q 1 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.46 ( 0.018). M L DETAIL P VIEW P c A b e 16 9 D Z E A b c D E e L M Z SOEIAJ−16 F SUFFIX PLASTIC EIAJ SOIC PACKAGE CASE 966−01 ISSUE O ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner. PUBLICATION ORDERING INFORMATION N. American Technical Support: 800−282−9855 Toll Free USA/Canada Japan: ON Semiconductor, Japan Customer Focus Center 2−9−1 Kamimeguro, Meguro−ku, Tokyo, Japan 153−0051 Phone : 81−3−5773−3850 MC14051B/D LITERATURE FULFILLMENT : Literature Distribution Center for ON Semiconductor P.O. Box 61312, Phoenix, Arizona 85082−1312 USA Phone : 480−829−7710 or 800−344−3860 Toll Free USA/Canada Fax: 480−829−7709 or 800−344−3867 Toll Free USA/Canada Email: orderlit@onsemi.com ON Semiconductor Website: http://onsemi.com Order Literature: http://www.onsemi.com/litorder For additional information, please contact your local Sales Representative.